工学]数字电子技术实验指导书新

工学]数字电子技术实验指导书新内容摘要：

1．整理实验数据，并对实验结果进行分析 2．学会用与非门设计全加器 19 实验八 组合逻辑电路设计 Ⅰ 一、 实验目的与要求 1．掌握常用组合逻辑电路的设计方法 2．学习设计奇偶校验电路 二、实验设备及器材 1．双踪示波器 2．数字电路学习机 三、实验内容与步骤 设计奇偶校验电路 奇偶校验电路：检验输入为 1的奇偶性，即当输入 1 的数目 是奇数时输出为 1，输入 1的数目为偶数时输出为 0。 1．设计两位输入时的电路 根据电路要求，逻辑抽象，得到真值表，见表 81。 表 81 函数式 BABABAY 1 搭接电路如图 81，输入接逻辑电平，输出接发光二极管，将测得值填入表 81 中。 2．设计三位输入时的电路 根据电路要求，逻辑抽象，得到真值表，见表 82。 表 82 A B C Y2 实验测得值 Y2 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 函数式 CYCBAY  12 )( 搭接电路如图 82，将测得值填入表 82 中。 A B Y1 实验测得值 Y1 0 0 0 0 1 1 1 0 1 1 1 0 ≥ 1 A B Y 1 1 amp。 amp。 图 8 1 两位输入时的电路 1 20 ≥ 1 A B Y 1 1 amp。 C Y 2 图 8 2 三位输入时的电路 1 1 1 amp。 amp。 amp。 ≥ 1 3．设计四位输入时的电路 根据电路要求，逻辑抽象，得到真值表，见表 83。 表 83 A B C D Y 实验测得值 Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 函数式 DYDCBAY  2)( 搭接电路如图 83，将测得值填入表 83 中。 21 A 图 8 3 四位输入时的电路 ≥ 1 B Y 1 1 amp。 C Y 2 1 1 1 amp。 amp。 amp。 ≥ 1 ≥ 1 Y 3 1 amp。 amp。 D 1 4．使用异或门完成 选用异或门 （ 74LS86 或 4070） 搭接 4位输入校验电路，用 表 83检验，电路如图 84。 A B Y =1 =1 图 84 四位输入时的电路 C D =1 四、预习要求 复习组合电路的设计方法 五、实验报告要求 1．总结组合逻辑电路的设计方法 2．学会用各种门设计奇偶校验器 22实验九 组合逻辑电路设计 Ⅱ 一、 实验目的与要求 1．学习二进制数原码 — 反码变换方法 2．学习二进制加 /减法运算电路 3．学习使用 TTL 门电路和中规模集成电路构成组合逻辑电路 二、实验设备及器材 1．双踪示波器 2．数字电路学习机 三、实验内容与步骤 1．设计二进制原码 — 反 码变换电路 当 C=0时，输出码和输入码相同；当 C=1时，输出码为输入码的各位取反。 输入：四位二进制数 X X X X1，输出：四位二进制数 F F F F1，由电路要求，得真值表，见表 91。 表 91 原码 — 反码变换电路 真值表 C X1 F1 X2 F2 X3 F3 X4 F4 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 表达式 CXCXCXF  1111 CXCXCXF  2222 CXCXCXF  3333 CXCXCXF  4444 根据表达式选择用异或门搭接电路，如图 91，测试电路，并将测试结果填入表 92。 将表 91 与表 92 进行比较，检验之。 C X 1 =1 图 9 1 四位二进制原码 反码变换电路 =1 =1 =1 X 2 X 3 X 4 F 1 F 2 F 3 F 4 23 表 92 C X1 F1 X2 F2 X3 F3 X4 F4 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 2．设 计二进制加 /减法运算电路 二进制加 /减法运算电路 ：既能实现加法运算，又可实现减法运算。 控制信号 M=0 时，将两个输入的 4 位二进制相加，两个加数： 4 位二进制数 P=P3P2P1 P0， Q=Q3Q2Q1 Q0，其和 S=S3S2S1S0，来自低位的进位 CI，向高位的进位 CO。 M=1 时，两个输入的 4 位二进制数相减，被减数 P= P3P2P1 P0，减数 Q=Q3Q2Q1 Q0，来自高位的借位 CI，向低位的借位 CO。 减法运算通常变为加法运算处理，一般采用加补码的方法代替减法运算。 使用集成芯片四位超前进位全加器 .74LS283 和异或门（ 74LS86），按照图 92 搭接电路并测试，完成表 93。 A1A 0A2S0S2P0=1=1=1=1Q1Q3B0B1B2B3 A 0S1S2 S 3S0S1S3COCOCIP1P2P3MQ0Q274 L S 28 3A1A2A3图 92 二进制加 / 减运算电路 表 93 加 /减法运算电路真值表 控制端 进位 加数 加数 和 进位 M CI P3 P2 P1 P0 Q3 Q2 Q1 Q0 S3 S2 S1 S0 CO 0 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 24控制端 借位 被减数 减数 差 借位 M CI P3 P2 P1 P0 Q3 Q2 Q1 Q0 S3 S2 S1 S0 CO 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 0 0 0 四、预习要求 复习二进制数的运算 五、实验报告要求 1．总结二进制数原码 — 反码变换方法 2．学会实现二进制加 /减运算电路 25 实验十 集 成 触 发 器 一、 实验目的与要求 1．掌握基本 RS、 JK、 D触发器的逻辑功能 2．学习用触发器构成电路 二、实验设备及器材 1．双踪示波器 2．数字电路学习机 三、实验内容与步骤 1．基本 RS 触发器 基本 RS 触发器常与机械按钮开关相配合构成防弹跳按钮开关，用以产生单脉冲做单脉冲源使用。 学习机上使用的单脉冲就是这样产生的，如图 101 所示。 机械开关不能发出清晰的单脉冲，其现象如图 102 所示。 0 0 1 Q Q 1 1 0 S R SW 图 1 0 1 基本 RS 触发器 ( 去弹跳按钮开关 ) amp。 amp。 R V CC 5V 0 1 1 S WW 开关多次弹跳 的 Ｖ O 点波形 图 1 0 2 简单逻辑开关给出的 有 弹跳（触点抖动）信号 V ｏ 按表 101完成图 101 电路的测试。 SW 按钮开并可用逻辑电平开关代替，将引线的另一端由 S端移向 R端一次即相当于手按了一下 SW按钮开关。 R、 S上的“－”号表明低电平激励，高电平不起作用。 表 101 基本 RS触发器功能表 2．集成 JK 触发器 JK 触发器的逻辑符号图如图 103 所示。 图中 DS 为异步置位端，小圆圈表示低电平有 效。 DR 为异步清除（复位）端， JK 为同步控制输入端，它们只有在 DS 、 DR 为高电平时才有发挥作用的能力， JK 的状态将告诉触发器在下一个时钟脉冲作用时该怎样动作。 请注意 CP输入端的小圆圈代表 CP 脉冲下降沿起作用。 三角符号表示该触发器为边沿触发。 如果 JK 端的输入不止一个它们之间是 J J2„相与或 K K2„相与的关系，这将为实现不同的控制逻辑提供方便。 （ 1）异步置位、复位功能测试 R S Q Q 0 0 0 1 1 0 1 1 J K Q Q S D R D CP 图 1 0 3 JK 触发器逻辑信号 26按照 表 102 完成 JK 触发器异步置位和异步复位功能的测试。 表 102 异步动作功能表 表 103 同步动作 JK触发器功能表 DS DR Q Q 输入（ tn） CP 输出（ tn+1） 1 1→ 0 J K Q n=0 Q n=1 0→ 1 0 0 1 1→ 0 1 0 1 2 0→ 1 1 0 3 0 0 1 1 4 注： Q n为信号的初态，表中每次的结果作为下次的初态 （ 2）同步 JK 触发器功能的测试 按照表 103 完成同步 JK 功能的测试。 （ 3）将 JK 触发器接成计数器状态工作（ J=K=1） CP 端输入方波信号， Ｔ ＝０ .1ms，观察输入和输出端（ Q， Q ）的波形，将它们画在同一张坐标纸上，注意它们的相位关系与时间关系。 3．集成 D 触发器 D 触发器 的逻辑符号如图 10 4 所示。 （ 1）完成下列实验任务 实验方法同任务 2。 异步置位端 DS 和异步复位端 DR 功能测试。 按表 114 要求改变 DS和 DR （ D 及 CP 处于任意状态），并在 DS 和 DR 作用期间任意改变 D 与 CP 的状态，测试 DS与 DR 功能，将测试结果记录于表 104 中。 （ 2） D 功能的测试 按表 105 测试 D 触发器逻辑功能并记录于表中。 （ 3）接成计数器状态，将 D 触发器的 Q 端与 D 端相连， CP 输入方波信号， T=，观察输入与输出端（ CP、 Q、 Q 的波形，画在同一张坐标纸上并注意它们之间的相位关系与时间关系）。 表 104 D 触发器强制置位复位功能表 表 105 D 触发器逻辑功能表 DS DR Q Q D CP Qn+1 1 1→ 0 Qn=0 Qn=1 0→ 1 0 0→ 1 1→ 0 1 1→ 0 0→ 1 1 0→ 1 0 0 1→ 0 5．两相时钟脉冲电路 此电路用来将单相时钟脉冲 CP 转换成两相时钟脉冲 QA和 QB， QA和 QB是两个频率相同而相位不同的时钟脉 冲，故称为两相时钟脉冲。 此电路的逻辑图和波形图如图 105 所示。 SD RD CP 图 104 D 触发器逻辑符号 Q Q D 27 图 1 0 5 两相时钟脉冲电路 Q CP 1J C1 1K Q amp。 amp。 Q A Q B Q B Q A Q Q CP （ a ）逻辑图 （ b ）波形图 amp。 amp。 按图 105（ a）连接实验电路。 用双踪示波器观察。