基于fpga的vga接口设计与实现

基于fpga的vga接口设计与实现内容摘要：

EPROM、 PROM编程器即可。 由于配置时间很短，因而不会影响系统正常工作。 当然也有少数 FPGA 采用反熔丝或 FLASH 工艺，对这种 FPGA 就不需要外加专用的配置芯片了。 这样，同一片 PFGA，不同的编程数据可以产生不同的电路功能。 因此， FPGA 的使用非常灵活 [8]。 随着的不断发展以及用户需求的不断提出， FPGA 的技术也在不断地发展。 随着工艺和数字电路技术的不断进步， FPGA 芯片的集成度会更高，功能会更强，速度会更快，功耗会更低。 FPGA 中嵌入处理器也成为 FPGA 的一个发展趋势，内嵌了一个MicroBlaze 的软核和 PowerPC 的硬核，可以满足用户的不同需求，让整个系统的移植成为可能，真正做到了 SOC 的设计。 燕山大学本科毕业设计 (论文 ) 8 VHDL 的基础知识 VHDL 全名 VeryHighSpeed Integrated Circuit Hardware Description Language,诞生于 1982 年。 1987 年底， VHDL 被 IEEE 和美国国防部确认为标准硬件描述语言。 自 IEEE1076(简称 87 版 )之后，各 EDA 公司相继推出自己的 VHDL 设计环境，或宣布自己的设计工具可以和 VHDL 接口。 1993年， IEEE 对 VHDL 进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL 的内容，公布了新版本的 VHDL，即 IEEE 标准的 10761993 版本，简称 93 版。 VHDL 和 Ve rilog 作为 IEEE 的工业标准硬件描述语言，得到众多 EDA 公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。 VHDL 语言是一种用于电路设计的高级语言。 它在 80 年代的后期出现。 最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。 VHDL 翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。 目前，它在中国的应用多数是用在 FPGA/CPLD/EPLD 的设计中。 当然在一些实力较为雄厚的单位，它也被用来设计 ASIC。 VHDL 主要用于描述数字 系统的结构，行为，功能和接口。 除了含有许多具有硬件特征的语句外， VHDL 的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。 VHDL 的程序结构特点是将一项工程设计，或称设计实体 (可以是一个元件，一个电路模块或一个系统 )分成外部 (或称可视部分 ,及端口 )和内部 (或称不可视部分 )，既涉及实体的内部功能和算法完成部分。 在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。 这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。 与其他硬件描述语言相比， VHDL 具有以 下特点： 功能强大、设计灵活 VHDL 具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。 它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。 VHDL 支持同步电路、异步电路和随机电路的设计，这是其他硬第 2 章 VGA 显示控制的基本原理 9 件描述语言所不能比拟的。 VHDL 还支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。 支持广泛、易于修改 由于 VHDL 已经成为 IEEE 标准所规范的硬件描述语言，目前大多数EDA 工具几乎都支持 VHDL，这为 VHDL 的进一步推广和广泛应用 奠定了基础。 在硬件电路设计过程中，主要的设计文件是用 VHDL 编写的源代码，因为 VHDL 易读和结构化，所以易于修改设计。 强大的系统硬件描述能力 VHDL 具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。 而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。 另外， VHDL 支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。 VHDL 支持预定义的和自定义的数据类型，给硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。 独立于器件的设计、与工艺无关 设计人员用 VHDL 进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。 当设计描述完成后，可以用多种不同的器件结构来实现其功能。 很强的移植能力 VHDL 是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。 易于共享和复用 VHDL 采用基于库 (Library)的设计方法，可以建立各种可再次利用的模块。 这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享， 减少硬件电路设计。 燕山大学本科毕业设计 (论文 ) 10 特点： (1)与其他的硬件描述语言相比， VHDL 具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。 强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 (2)VHDL 丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。 (3)VHDL 语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。 符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共 同并行工作才能实现。 (4)对于用 VHDL 完成的一个确定的设计，可以利用 EDA 工具进行逻辑综合和优化，并自动的把 VHDL 描述设计转变成门级网表。 (5)VHDL 对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计 [9]。 程序简例 VHDL Example library ieee。 use。 库声明 entity TONE is port(A,B:in std_logic。 实体定义 C:out std_logic)。 end TONE。 architecture EX of TONE is 结构体定义 begin C=A OR B。 end EX。 VGA 显示接口原理 VGA 显示图像原理：常见的彩色显示器，一般由 CRT(阴极射线管 )构成。 彩色是有 R， (红： RED，绿： GREEN，蓝： BLUE)三基色组成。 显示是用逐行扫描的方式解决，阴极射线枪发出电子束打在涂有银光粉的荧光屏幕上，产生 R， G， B 三基色，合成一个彩 色像素。 扫描从屏幕的左上第 2 章 VGA 的显示控制原理 11 方 开始，从左到右，从上到下，进行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间， CRT 对电子束进行消隐，每行结束时，用行同步信号进行同步，扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。 它的行场扫描时序示意图 8 所示。 现以正极性为例，说明 CRT 的工作过程： R、 G、 B 为正极性信号，即高电平有效。 当 VS=0， HS=0 时， CRT显示的内容为亮的过程，即正向扫描过程约为 26us。 当一行扫描完毕，行同步 HS=1，约需 6us， 期间， CRT 扫描产生消隐，电子束回到 CRT 的左边下一行的起始位置 (X=0， Y=1)；当扫描完 480 行后， CRT 的场同步 VS=1，产生场同步是扫描线回到 CRT 的第一行第一列 (C=0， Y=0 处，约为两个行周期 )。 HS 和 VS 的时序图。 T1 为行同步消隐 (约为 6us)； T2 为行显示时间(约为 26us)， T3 为场同步消隐 (两行周期 )； T4 为场显示时间 (480 行周期 )。 图 8 行场扫描时序示意图 技术要求和设计范围 开发板中的 VGA 显示控制共分为三个模块，包括一个二分频电路，一个 VGA 时序控制模块，一个存储器 读出模块。 二分频电路要能够把板载50MHZ 的时钟频率分成 25MHZ 并提供给其他模块作为时钟； VGA 时序控制模块用于产生 640*480 显示范围，并控制显示范围和消隐范围以及产生水平同步时序信号 hs 和垂直同步时序信号 vs 的值；存储器读出模块提供给SRAM 地址并按地址从存储器中读出八位 R、 G、 B 数据，并把 R、 G、 B的值通过 VGA 接口传到 CRT 显示器。 燕山大学本科生毕业设计 (论文 ) 12 在课题中， FPGA 要实现控制 VGA 图像显示的功能。 这些模块的功能全部用 VHDL 语言在开发软件 ISE 中实现，最后下载到 SPARTAN3E 开发板上验证。 第 3 章 系统设计 13 第 3 章 系统设计 显示控制设计思想 随着数字图像处理的应用领域的不断扩大，其实时处理技术成为研究的热点。 FPGA 的特点适用于进行一些基于像素级的图像处理。 LCD 和 CRT显示器作为一种通用型显示设备，如今已经广泛应用于工作和生活中。 与嵌入式系统中常用的显示器件相比，它具有显示面积大、色彩丰富、承载信息量大、接口简单等优点，如果将其应用到嵌入式系统中，可以显著提升产品的视觉效果。 为此，尝试将 VGA 显示的控制转化到 FPGA 来完成实现 [10]。 FPGA 是整个系统的核心，通过对其编程可输出红、绿 、蓝三基色信号和 HS、 VS 行场扫描同步信号。 当 FPGA 接受输出的控制信号后，内部的数据选择器模块根据控制信号选择相应的图像生成模块，输出图像信号，与行场扫描时序信号一起通过 VGA 接口电路送入显示器， VGA 显示器上便可看到对应在的彩色图像。 时钟由外部提供，由一片晶振提供 50 MHz 频率的时钟源，接入芯片全局时钟引脚 CLK。 控制中，只需要考虑行同步信号 (Hs)、场同步信号 (Vs)以及红绿蓝 (RGB)这 5 个信号。 如果能从 FPGA 发出这 5 个信号到 VGA 接口，就可以实现对 VGA 的控制 [11]。 系统模块如 下图： 图 1 系统模块图 燕山大学本科生毕业设计 (论文 ) 14 显示控制实现 方法 硬件电路实现技术 VGA 的图形模式分为 3 类： CGA、 EGA 兼容的图形模式；标准的 VGA 图形模式； VGA 扩展图形模式。 后 2 种图形模式统称为 VGA 图形模式。 本研究基于标准 VGA 模式来实现。 常见的彩色显示器一般都是由 CRT(阴极射线管 )构成，每一个像素的色彩由红、绿、蓝三基色构成。 显示时采用的是逐行扫描的方式。 VGA 显示模块产生的由水平同步信号和垂直同步信号控制阴极射线管中的电子枪产生电子束，轰击涂 有荧光粉的屏幕，产生红、绿、蓝三基色，于显示屏上合成一个彩色像素点。 图 2 表示的是VGA 显示模块与 CRT 显示器的控制框图 [12]。 图 2 VGA 显示模块与 CRT 显示器的控制框图 电子束扫描一幅屏幕图像上的各个点的过程称为屏幕扫描。 现在显示器都是通过光栅扫描方式来进行屏幕扫描。 在光栅扫描方式下，电子束按照固定的路径扫过整个屏幕，在扫描过程中通过电子束的通断强弱来控制电子束所经过的每个点是否显示或显示的颜色。 电子枪在 VGA 显示模块产生的行同步、场同步等控制信号的作用下进行包括水平扫描、水平回扫 、垂直扫描、垂直回扫等过程。 光栅扫描的路径通常为：从上到下扫过每一行，在每一行中从左到右地进行扫描。 其过程如下： 电子束从屏幕左上角开始向燕山大学本科毕业设计 (论文 ) II 右第 3 章 系统设计 15 扫，当到达屏幕的右边缘时，电子束关闭 (水平消隐 )，并快速返回屏幕左边缘 (水平回扫 )，然后在下一条扫描线上开始新的一次水平扫描。 一旦所有的水平扫描均告完成，电子束在屏幕的右下角结束并关闭 (垂直消隐 )，然后迅速返回到屏幕的左上角 (垂直回扫 )，开始下一次光栅扫描 [13]。 通过对硬件进行编程，输出标准的 VGA 信号 (红、绿、蓝三色信号和行、帧同步信号 )，通过 15 针 VGA 接口输出至显示器，可具有显示驱动程序的能力，驱动显示器显示图像信号。 板上的 VGA 接口只需使用其中的 5 个引脚，其中行、帧同步信号直接由 FGPA 输出；红、绿、蓝三色信号使用 FPGA 上 8 个引脚， 8 位数据，其中红色 2 位，绿色和蓝色各 3 位，经由电阻网络 D/A 变换后输出值显示器，具有 256 种颜色。 VGA 接口与 FPGA 引脚连接见图 3。 图 3 VGA 与 FPGA 引脚连接 软件实现 设计 VGA 图像显示控制需要注意两个问题：一个是时序的驱动，这是完成设计的关键 ，时序稍有偏差，显示必然不正常，甚至会损坏彩色显示器；另一个是 VGA 信号的电平驱动。 针对开发板的条件，可以用 50MHz的系统时钟进行分频得 25MHz的像素频率输出， FPGA通过串联电阻直接驱动 5个 VGA信号。 每个颜色信号串一个电阻，每位的颜色信号分别是 VGA_。