优秀毕业论文——基于matlab与fpga技术的dpsk解调设计

优秀毕业论文——基于matlab与fpga技术的dpsk解调设计内容摘要：

GDA 公司，使得VerilogHDL 成为了该公司的独家专利。 1990 年 CADENCE 公司公开发表了 Verilog HDL,并成立 LVI 组织以促进 Verilog HDL 成为 IEEE 标准，即 IEEE Standard 13641995。 由于 GDA 公司本就偏重于硬件，所以不可避免地 Verilog HDL 就偏重于硬件一些，故Verilog HDL 的底层统合做得非常好。 而 VHDL 的逻辑综合就较之 Verilog HDL 要出色一些。 所以， Verilog HDL 着重强调集成电路的综合，而 VHDL 强调于组合逻辑的综合。 所华北水利水电 大学毕业设计 11 以笔者建议，你作重于集成电路的设计，则只需 Verilog HDL 就可以了，若你要进行大规模系统设计，则你就必须学习 VHDL。 目前在我国广泛应用的硬 件描述语言主要有： ABEL 语言、 AHDL 语言、 Verilog 语言、和 VHDL 语言，其中 Verilog 语言和 VHDL 语言最为流行。 VHDL 语言 VHDL（ VeryHighSpeed Integrated Circuit HardwareDescription Language）诞生于 1982年。 1987 年底， VHDL 被 IEEE 和 美国国防部 确认为标准硬件描述语言。 自 IEEE1076（简称 87 版 )之后，各 EDA 公司相继推出自己的 VHDL 设计环境，或宣布自己的设计工具可以和 VHDL 接口。 1993 年， IEEE 对 VHDL 进行了修订，从更高的抽象层次和系统描述能力上扩展 VHDL 的内容，公布了新版本的 VHDL，即 IEEE 标准的 10761993 版本，简称93 版。 VHDL 和 Verilog 作为 IEEE 的工业标准硬件描述语言，得到众多 EDA 公司支持，在电子工程领域，已成为事实上的 通用 硬件描述语言。 特点与优势 功能强大、设计灵活 支持广泛、易于修改 强大的系统硬件描述能力 独立于器件的设计、与工艺无关 很强的 移植 能力 易于共享和复用 （ 1）与其他的硬件描述语言相比， VHDL 具有更强的行为描述能力，从而决定了他成为 系统设计 领域最佳的硬件描述语言。 强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模 电子系统 的重要保证。 （ 2） VHDL 丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。 （ 3） VHDL 语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已华北水利水电 大学毕业设计 12 有设计的再利用功能。 符合市场需求的 大规模系统 高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。 （ 4）对于用 VHDL 完成的一个确 定的设计，可以利用 EDA 工具进行逻辑综合和优化，并自动的把 VHDL 描述设计转变成门级网表。 （ 5） VHDL 对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。 VHDL 的基本结构与语法 一个 VHDL 设计由若干个 VHDL 文件构成，每个文件主要包含如下三个部分中的一个 或全部： 1） 程序包（ Package）； 2） 实体（ Entity）； 3） 构造体（ Architecture）； 4）库 (library)； FPGA 开发环境介绍 ISE 开发套件 Xilinx 目前是世界上最大的 FPGA/CPLD 生产商之一，由早期的 Fundation 系列逐步发展了今天日益成熟的集成软件环境 (Integrated Software Environment， ISE)系列，它集成了从设计输入、仿真、逻辑综合、布局布线与实现、时序分析、程序下载与配置、功耗分析等全面的设计流程所需要的工具。 如图： 华北水利水电 大学毕业设计 13 图 ISE 软件工作的主界面图 Modelsim 仿真软件 Mentor 公司的 ModelSim 是业界最优秀的 HDL 语言 仿真软件 ，它能提供友好的仿真环境，是业界唯一的 单内核 支持 VHDL 和 Verilog 混合仿真的 仿真器。 它采用直接优化的 编译技术 、 Tcl/Tk 技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护 IP 核，个性化的图形界面和 用户接口 ，为用户加快调错提供强有力的手段，是FPGA/ASIC 设计 的首选 仿真软件。 主要特点： RTL 和门级优化， 本地编译 结构，编译仿真速度快，跨平台跨版本仿真； 单内核 VHDL 和 Verilog 混合仿 真； 源代码 模版和助手，项目管理； 集成了 性能分析 、波形比较、代码覆盖、数据流 ChaseX、 Signal Spy、虚拟对象 Virtual Object、 Memory 窗口、 Assertion 窗口、源码窗口显示信号值、信号条件 断点 等众多调试功能； C 和 Tcl/Tk 接口， C 调试； 华北水利水电 大学毕业设计 14 对 SystemC 的直接支持，和 HDL 任意混合； 支持 SystemVerilog 的设计功能； 对系统级描述语言的最全面支持， SystemVerilog， SystemC， PSL； ASIC Sign off。 可以单独或同时进行行为（ behavioral）、 RTL 级、和门级（ gatelevel）的代码。 ModelSim 分几种不同的版本： SE、 PE、 LE 和 OEM，其中 SE 是最高级的版本，而集成在 Actel、 Atmel、 Altera、 Xilinx 以及 Lattice 等 FPGA 厂商设计工具中的均是其 OEM 版本。 SE 版和 OEM 版在功能和性能方面有较大差别，比如对于大家都关心的仿真速度问题，以 Xilinx 公司提供的 OEM 版本 ModelSim XE 为例，对于代码少于 40000 行的设计，ModelSim SE 比 ModelSim XE 要快 10 倍；对于代码超过 40000 行的设计， ModelSim SE要比 ModelSim XE 快近 40 倍。 ModelSim SE 支持 PC、 UNIX 和 LINUX 混合平台；提供全面完善以及高性能的验证功能；全面支持业界广泛的标准； Mentor Graphics 公司提供业界最好的技术支持与服务。 图 modelsim 软件工作的主界面图 华北水利水电 大学毕业设计 15 MATLAB 软件 主要功能 的设计与仿真 特点及优势 : 1) 友好的工作平台和编程环境； 2) 简单易用的程序语言 3) 强大的科学计算机数据处理能力 4) 出色的图形处理功能 5）应用广泛的模块集合工具箱 6)使用的程序接口和发布平台 7)包括用户界面的应用软件开发 软件界面如图： 华北水利水电 大学毕业设计 16 图 matlab 软件工作的主界面图 FPGA 设计 流程 FPGA 的设计流程大致可以分为以下几步： １、设计准备 ２、设计输入 ３、设计综合 ４、功能仿真 ５、设计实现 ６、布局布线后仿真 ７、程序下载 华北水利水电 大学毕业设计 17 如图所示 ： 图 FPGA的设计流程图 MATLAB 与 ISE的联合使用 MATLAB 与 ISE 的联合使用过程中 ，通常使用 MATLAB 辅助 FPGA 设计，一般情况下分为三类： １） 由 MATLAB 软 件仿真、设计出来的参数直接在 FPGA 设计中实现。 ２） 在仿真测试过程中，由 MATLAB 仿真产生出所需特性的测试数据并存在数据文件中，由 ISE 等开发软件读取测试数据作为输入数据源，由 ISE 仿真出的结果数据存放在另一数据文件中， MATLAB 在读取由 ISE 仿真后的数据，并对数据进行分析，以此判断FPGA 的程序是富婆满足要求。 ３） 由 MATLAB 软件设计出相应的数字信号处理系统，并在 MATLAB 软件中直接将MATLAB 代码转换成 VHDL 或 Verilog HDL 语言代码，在 ISE 或 QuartusⅡ等开 发环境中直接嵌入这些代码即可。 明确设计功能及对外接口 设计输入（ HDL 输入、原理图输入、 IP 核、 DSP 等方式） 设计综合（ XST 工具或 Synplify 工具） 功能仿真（ Modelsim 工具） 设计实现（翻译、映射、布局布线） 布局布线后仿真（ Modelsim 工具） 程序下载 结束 华北水利水电 大学毕业设计 18 第 3 章 DPSK 解调系统 DPSK 解调原理 DPSK 解调技术实际上就是两个锁相环路的实现：载波同步环及位同步环。 其中载波同步环用于在接收端恢复出与发射端同频同相的载波信号，以便接收端的相干解调；位同步环则用于在接收端恢复出与发射码率相同的位同步时钟信号号，以确保每个数据位只采样一次，且在眼图张开最大处采样，以保证采样时的信噪比最高。 DPSK 解调系统可分为载波同步环、符号同步环及码型模块 其总体原理框图如下图所示。 图 DPSK 解调总体原理图 DPSK 方式是用前后相邻码元的载波相对相位变化来表示数字信息 假设前后相邻码元的载波相位差为 v 功 ,可定义一种数字信息与 v 价之间的关系为 0 表示数字信息 0   表示数字信息 1 则一组二进制数字信息与其对应的 DPSK 信号的载波相位关系如下所示 : 二进制数字信息： 1 1 0 1 0 0 1 1 1 0 DPSK 信号相位： 0  0 0    0  0 0 或 :  0   0 0 0  0   数字信息与  之间的关系也可以定义为 0 表示数字信息 1 华北水利水电 大学毕业设计 19  表示数字信息 0 DPSK 信号的实现方法 :首先对二进制数字基带信号进行差分编码 ,将绝对码表示二进制信息变换为用相对码表示二进制信息 ,然后再进行绝对调相 ,从而产生二进制差分相位键控信号 DPSK 信号。 其解调原理是 : 1)对 DPSK 信号进行相干解调 ,恢复出相对码。 2)再通过码反变换器变换为绝对码 ,从而恢复出发送的二进制数字信息 图 DPSK 信号调制过程波形图 上图表示的是 DPSK 的时域波形图，信号的频谱特性更能体现无线信号的特征。 信号带宽是其中重要的一个频谱特性。 信号的带宽有多种定义，一个常用的定义为：信号能量或功率的主要部分集中的频率范围。 信号的绝对带宽定义为信号的非零值功率在频域上占的 范围。 常用的带宽度量方法是使用 3db 带宽（半功率带宽）刻画频谱的分散程度。 3db带宽定义为比峰值低 3db 的频率范围。 华北水利水电 大学毕业设计 20 DPSK 信号调制 DPSK 解调系统的 FPGA 设计与实现需要在 FPGA 平台上实现对中频采样 DPSK 数字信号的解调，需要利用 MATLAB 仿真输入 FPGA 芯片的数字信号。 数字接收机大多是在中频采样进行 A\D 采样，然后全部进行数字化处理。 因此，需要仿真出中频采样后的 DPSK已调信号。 根据 DPSK 信号的调制原理，需要先将原始二进制数据转换成相对二进制数据，为提高发射端的功率利用，降 低噪声的影响，需要对相对数据形成滤波，滤波后的数据通过相乘器与载波信号相乘完成调制过程。 载波频率一般较高，比较利于无线传输。 在接收断需要通过下变频器，将射频信号变换为标准的 70MHz 的中频信号，然后进行 A/D 采样转换成数字信号，送 FPGA 处理。 DPSK 的调制、下变频运算，其实是一个简单的频谱搬移过程，调制信号的频谱形状不发生任何变化。 根据 DPSK 解调原理，在中频对一调信号进行采样后，仍需要进一步对信号进行下变频，实现信号的零频搬移。 最好的。