课程设计基于555定时器抢答器设计

课程设计基于555定时器抢答器设计内容摘要：

tw1=（ R1+R2） C tw2= 其中， tw1 为 Vc 由 1/3Vcc 上升到 2/3Vcc 所需的时间， tw2 为电容 C 放电所需的时间。 因而可以通过设定 R1， R2 和 C的值来设定振荡周期。 多谐振荡器的振荡周期为： T=（ 68+15+68） *10*1000*≈ 1s 图 4 加 /减计数器 74LS192引脚图 下面是对加 /减计数器 74LS192 芯片的管脚介绍： ◆ CPU 为加计数时钟输入端， CPD 为 减计数时钟输入端。 4 ◆ PL 为预置输入控制端，异步预置。 ◆ MR 为复位输入端，高电平有效，异步清除。 ◆ TCu 为进位输出： 1001 状态后负脉冲输出。 ◆ TCD为借位输出： 0000 状态后负脉冲输出。 ◆ P0 ~ P3：并行数据输入端 ◆ Q0 ~ Q3：输出端 图 5 74LS192功能表 极限值： 电源电压 7V 输出电压 54/74192 54/74LS192 7V 工作环境温度 54 X X X 55~125176。 C 74 X X X 0 ~ 70176。 C 存储温度 65~150176。 C 接下来通过对 74LS192 芯片的连接让其实现待借位倒计时 图 6 74LS192实现待借位倒计时的接法 图中 ABCD 端接开关后再接地，因为 74LS 系列芯片端口悬空为高，所以当开关打开时，端口为高电平，闭合时为低电平。 QA,QB,QC,QD 端与 74LS48 芯片的 ABCD 端相连，实现输出 5 译码功能。 U2 芯片中的 BO(借位输出： 0000 状态后负脉冲输出）接由 74LS00 芯片的 4 号端口， U4 芯片的 DWN（减计数时钟输入端）接 74LS00 芯片的 3号端子。 从 555 定时器出来的信号能通过 74LS00 芯片同步送到 U4 芯片的 DWN 端口且信号得到加强，当有连续脉冲时跟 U4 芯片连的数码管就开始倒计时，到为‘ 0’时， BO 端口就输出负。