毕业论文：基于dsp的语音信号编码器终稿

毕业论文：基于dsp的语音信号编码器终稿内容摘要：

令周期内完成，从而提高了DSP 的运算速度。 此外， DSP 的多处理单 元结构还可以利用硬件来实现一些特殊的算法，如 FFT 位倒序寻址和取模运算等。 (5)特殊的指令集 为了更好地满足数字信号处理算法的需要，不同系列的 DSP 芯片都具备一些特殊的 DSP 指令，以完成一些专门的运算。 例如， FIRS 和 LMS 指令，适用于系数对称的 FIR 滤波器和 LMS 算法。 (6)丰富的外设 为了系统实现的方便，各种 型号的 DSP 都设置了丰富的外设。 主要包括 :时钟发生器。 定时器。 通用 I/O 口。 软件可编程等待状态发生器。 串行口。 DMA 控制器。 主机接口和 JTAG 边界扫描逻辑电路。 芯片结构及性能介绍 TMS320C2020 系列是美国 TI 公司推出的最佳测控应用的定点 DSP 芯片，其主流产品分为四个系列： C20x、 C24x、 C27x 和 C28x。 TMS320C28x 系列是 TI 公司最新推出的 DSP 芯片，是目前国际市场上最先进、功能最强大的 32 位定点 DSP 芯片。 它既有数字信号处理能力，又具有强大的时间管理能力和嵌 入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。 C28x 系列的主要芯片种为 TMS320F2810 和 TMS320F2812。 两种芯片的差别是： F2812 内含 128K*16 位的片内 Flash 存储器。 有外部存储器接口，而 F2810仅有 64K*16 位的片内 Flash 存储器，且无外部存储器接口。 特征 F2810 F2812 SRAM（ 16 位 /字） 18K 18K 片内 Flash（ 16 位 /字） 64K 128K 片内 Flash/SRAM 的密钥 有 有 BootROM 有 有 掩膜 ROM 有 有 外部存储器接口 无 无 事件管理器 A和 B（ EVA 和 EVB） EVA、 EVB EVA、 EVB 通用定时器 4 4 比较寄存器 /脉宽限制 16 16 捕获 /正交解码脉冲电路 6/2 6/2 看门狗定时器 有 有 12 位的 ADC 有 有 通道数 16 16 32 位的 CPU 定时器 3 3 串行外围接口 有 有 串行通信接口（ SCI） A 和 B SCIA、 SCIB SCIA、 SCIB 控制器局域网络 有 有 多通 道缓冲串行接口 有 有 数字输入 /输出引脚 (共享 ) 有 有 外部中断源 3 3 供电电压 核心电压 I/O 电压 核心电压 I/O 电压 封装 128 针 PBK 179 针 GHH， 176 针 PGF 温度选择： A： 40℃～ +85℃ B ： 40 ℃～ +125℃ PBK 仅适用于TMS PGF 和 GHB 仅适用于TMS 产品状况 产品预览（ PP） 高级 信息 （ AI） AI （ TMP） AI （ TMP） 产品数据（ PD） 代码保护的模块 图 11 C28x 功能框图 注 ： + 器件上提供 96 个中断， 45 个可用； + XINTF 在 F2810 上不可用。 TMS320F2812 的主要特点： 1）采用高性能静态 CMOS 制造工艺 主频达 150MHZ(时钟周期 ) 低功耗 (150MHz 核电压 ,135MHz 以下核电压 ,I/O 口电压) Flash 编程电压为 2）支持 JTAG 边沿扫描 3）高性能 32 位 CPU 16 16 和 32 32 乘积累加操作 16 16 双乘积累加器 程序和数据空间分开寻址 (哈佛总线结构 ) 快速中断响应和处理 统一寄存器编程模式 可达 4M 的线性程序地址 可达 4M 的线性数据地址 高效的代码转换能力 (支持 C/C++和汇编语言 ) 4） 片上存储器 有多达 128K 16 的 FLASH 存储器 或 有多达 128K 16 的 ROM 5）外部存储器接口 有多达 1MB 的寻址空间 三个独立的片选端 6）时钟与系统控制 支持动态的改变锁相环 (PLL)的频率 片上振荡器 7）三个外部中断 8）外部中断扩展 (PIE)模块，支持 45 个外部中断 9） 128 位的密钥 /锁 保护 FLASH/ROM 防止固化在 ROM 中的程序被盗 10）三个 32 位的 CPU 定时器 11）串口外围设备 串行外部设备接口 (SPI) 两个串行通信接口 (SCIs) 12） 12 位的 ADC,16 通道 2 个 8 通道的输入多路选择器 两个采样保持器 单 /连续通道转换 快速转换率 80ns/(兆采 样每秒 ) 可用两个事件管理器顺序触发 8 对模数转换 13）多达 56 个独立的可编程、多用途通用输入 /输出 (GPIO)引脚 C281x 外设介绍 由于 C281x 数字信号处理器集成了很多内核可以访问和控制的外部设备，C281x 内核需要通过某种方式来读 /写外设。 为此，处理器将所有的外设都映射到了数据存储空间。 每个外设被分配一段相应的地址空间，主要包括配置寄存器、输入寄存器、输出寄存器和状态寄存器。 每个外设只要通过简单的访问存储器中的寄存器就可以适用该设备。 外设通过外设总线（ PBUS）连接到 CPU 的内部存储器接口上，如图所示。 所有的外设包括看门狗和 CPU 时钟在内，在使用之前必须配置相应的控制寄存器。 C281xCPU+JTAG SARAM 存储器接口 逻辑I/F Flash ROM (最多 128K 16 位 ) P 总线接口 SCI CAN Mcbsp WD ADC 控制 中断复位等 I/O寄存器 SPI EVENT管理器EVB 和EVA ADC （ 1） 事件管理器 在 C281x 数字信号处理器上有两个事件管理器， EVA 和 EVB，是数字电机控制应用使用的非常重要的外设，能够实现机电设备控制的多种必要的功能。 每个事件管理器模块包括：定时器、比较器、捕捉单元、 PWM 逻辑电路、正交编码脉冲电路以及中断逻辑电路等。 （ 2） 模数转换模块 C281x 数字信号处理器上的 ADC 模块将外部的模拟信号转换成数字量， ADC 模块可以将一个控制信号进行滤波或者实现运动系统的闭环控制。 尤其是在电机控制系统当中，采用 ADC 模块采集电机的电流或者电压实现电流环的闭环控制。 （ 3） SPI 是一个高速同步串行通信接口，能够实现 DSP 与外部设备或另一个 DSP 之间的高速串行通信。 应用中经常使用 SPI 接口和扩展外设的移位寄存器、 LCD 显示以及 ADC 等外设通信。 SCI 属于异步串行接口，支持标准的 UART 异步通信模式 i，并采用 NRZ(NoReturnZero)数据格式，可以通过 SCI 串行接 口与其他的异步外设进行通信。 （ 4） CAN 总线通信模块 TMS320F281x 数字信号处理器上的 CAN 总线接口模块是增强型的CAN 接口，完全支持 总线规范。 它有 32 个可配置的接收 /发送邮箱，支持消息的定时邮递功能。 最高通信速率可以达到 1Mbps。 可以使用该接口构建高可靠的 CAN 总线控制或监测网络。 （ 5） 看门狗 看门狗主要用来检测软件和硬件的运行状态，当内部计数器溢出时，将产生一个复位信号。 为了避免产生不必要的复位，要求用户定期对看门狗定时器进行复位。 如果不明的原因使 CPU 中断程序，看门狗将产生一个复位信号 ，比如系统软件进入了一个死循环或者 CPU 的程序运行到了不确定的程序空间，从而 使系统不能正常工作。 在这种情况下，看门狗电路将产生一个复位信号，使 CPU 复位，程序从系统软件的开始执行。 通过这种方式，看门狗有效的提高了系统的可靠性。 （ 6） 通用目的数字量 I/O 在 C281x 处理器有限的引脚当中，相当一部分都是特殊功能引脚和 GPIO 引脚公用的。 实际上， GPIO 作为与其他设备进行数据交换的通道，也是非常有用的。 GPIO Mux 寄存器选择这些引脚的功能（特殊功能引脚或数字量 I/O），如果配置成通用的数字 I/O 引脚，则还需要 PxDATDIR 数据和方向控制寄存器来控制。 （ 7） PLL 时钟模块 锁相环（ PLL）模块主要用来控制 DSP 内核的工作频率，外部提供一个参考时钟输入，经过锁相环倍频或分频后提供给 DSP 内核。 C281x数字信号处理器能够实现 ~10 倍的倍频。 （ 8） 多通道缓冲串口 (Mcbsp) 多通道缓冲串口主要有以下几个特点： 除 DMA 外，与 TMS320C54x/TS30C55x 数字信号处理器的 McBSP 兼容； 全双工通信模式； 双缓冲数据寄存器，能够实现连续的通信数据流； 收发的帧和时钟相互独立； 可以采用外部移位时钟或内部的时钟 ； 支持 1 1 24 或 32 位的数据格式； 帧同步和数据时钟的极性都是可编程的； 可编程的内部时钟和同步帧； 支持 Abis 模式； 能同 CODEC、 AIC（ Analog Interface Chips）等标准串行 A/D 和 D/A器件接口； 同 SPI 接口兼容，当系统工作在 150HZ 频率时， SPI 接口模式可以工作在 75Mbps； 两个 16*16 深度的发送通道 FIFO； 两个 16*16 深度的接受通道 FIFO； （ 9） 外部中断接口 （ 10） TMS320F281x 数字信号处理器支持多种外设中断，外设中断扩展模块最多支持 96 个独 立的中断。 并将这些中断分成 8 组，每一组有 12个中断源，根据中断向量表来确定产生的中断类型。 CPU 将自动获取中断向量，在响应中断时， CPU 需要 9 个系统时钟完成中断向量的获取和重要 CPU 寄存器的保护（中断响应延时为 9 个系统时钟）。 因此，CPU 能够相当快地响应外设产生的中断。 (11） JTAG •JTAG(Joint Test Action Group)联合测试行动小组。 是一种国际标准测试协议 ,主要用于芯片内部测试。 现在多数的高级器件都支持 JTAG 协议，如DSP、 FPGA（现场可编程门阵列）器件等。 (12） 12 位 ADC， 16 通道 ADC 模块有 16 个通道，可配置为两个独立的 8 通道模块以便为事件管理器 A 和 B 服务。 两个独立的 8 通道模块可以级联组成一个 16 通道模块。 虽然有多个输入通道和两个序列器，但在 ADC 模块中只有一个转换器。 TLV320AIC23 芯片 TLV320AIC23 是 TI 公司推出的一款高性能立体声音频编解码器，内。