数字电子技术试卷和答案

数字电子技术试卷和答案内容摘要：

d）Ｄ触发器 ５）、构成模值为２５６的二进制计数器，需要 —— 级触发器。 a ）２ b）１２８ c）８ d）２５６ 三、判断题：判断下列说法是否正确，正确的打“ √”，错误的打“Χ”。 （１０） １）、１００１个“１”连续异或的结果是１。 （ ） ２）、已知逻辑Ａ＋Ｂ＝Ａ＋Ｃ，则Ｂ＝Ｃ。 （ ） ３）、已知逻辑ＡＢ＝ＡＣ，则 Ｂ＝Ｃ。 （ ） ４）、函数Ｆ连续取１００次对偶，Ｆ不变。 （ ） ５）、正“与非”门也就是负“或非”门。 （ ） 四、用卡诺图化简法将下列逻辑函数化为最简与或形式（１０） （１）、 CBACBAY  （２）、 DCACBABADCY  )( ，给定约束条件为：ＡＢ＋ＣＤ＝０ 五、 证明下列逻辑恒等式（方法不限）（１５） （ 1）、 BABABBA  长沙理工大学 数字电子技术基础复习试卷及答案 21 （２）、 1))(()(  CBDBACBDCCBA （３）、 DBDBCACADCBAA B C DDCBADCBA  六、试画出用３线－ — ８线译码器７４ＬＳ１３８和门电路产生如下多输出逻辑函数的逻辑电路图。 （７４ＬＳ１３８：输入Ａ ２ 、Ａ １ 、Ａ ０ ；输出 7Y „ 0Y ）（１５） ACY1 BCCBACBAY 2 CABCBY 3 七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转 换图。 （２０） 八、试叙述施密特触发器的工作特点及主要用途。 （１０） 长沙理工大学 数字电子技术基础复习试卷及答案 22 数字电子技术试卷 (09) 四、 数制转换 (10)： １、（１．０１０１１１１１） ２ ＝（ ） １６ ＝（ ） １０ ２、（１０．００） １６ ＝（ ） ２ ＝（ ） １０ ３、（ 0．３９ ） １０ ＝（ ） ２ ＝（ ） １６ ４、（＋００１１０Ｂ） 原码 ＝（ ） 反码 =( )补码 ５、（－１１０１Ｂ） 原码 ＝（ ） 反码 =( )补码 二、选择填空题（１５） １）、同步计数器是 指 —— 的计数器。 a ）由同类型的触发器构成。 b）各触发器时钟端连在一起，统一由系统时钟控制。 c）可用前级的输出做后级触发器的时钟。 d）可用后级的输出做前级触发器的时钟。 ２）、已知Ｑ ３ Ｑ ２ Ｑ １ Ｑ ０ 是同步十进制计数器的触发器输出，若以Ｑ ３ 做进位，则其周期和正脉冲宽度是 ——。 a ）１０个ＣＰ周期和１个ＣＰ周期。 b）１０个ＣＰ周期和２个ＣＰ周期。 c）１０个ＣＰ周期和４个ＣＰ周期。 d）１０个ＣＰ周期和８个ＣＰ周期。 ３）、若四位同步二进制计数器当前的状态是０１１１，下一个输入时钟脉冲后，其内容变为 ——。 a ）０１１１ b）０１１０ c）１０００ d）００１１ ４）、若四位二进制加法计数器正常工作时，由００００状态开始计数，则经过４３个输入计数脉冲后，计数器的状态应是 ——。 a ）００１１ b）１０１１ c）１１０１ d）１０１０ ５）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是 ——。 a ）状态转换图 b）特性方程 c）卡诺图 d）数理方程 三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形 式（ 10） （ 1）、 （ 2）、 四、用卡诺图化简法将下列逻辑函数化为最简与或形式（ 10） （ 1）、 BDCDABACBAY  （ 2）、 Y（Ａ，Ｂ，Ｃ） =Σ （ m０ ， m１ ， m２ ， m４ ）， 给定约束条件为： m３ ＋m５ ＋ m６ ＋ m７ ＝０ 长沙理工大学 数字电子技术基础复习试卷及答案 23 五、 证明下列逻辑恒等式（方法不限）（ 10） （ 1）、 BABABBA  （ 2）、 CBABDBDBCA  ))()(( 六、试用四位并行加法器 74LS283 设计一个加 /减运算电路。 当控制信号Ｍ＝０时它将两个输入的四位二进制数相加 ，而Ｍ＝１时它将两个输入的四位二进制数相减。 允许附加必要的门电路。 （ 74LS283：输入变量Ａ (A3A2A1A0)、Ｂ (B3B2B1B0)及ＣＩ，输出变量Ｓ (S3S2S1S0)及ＣＯ） (15) 七、对某同步时序电路，已知状态表如下表所示，若电路的初始状态Ｑ １ Ｑ ０ ＝００，输入信号波形如图所示，试画出Ｑ １ 、Ｑ ０ 的波形（设触发器响应于负跳变） (15)。 X Z nn /1011  nn 01 ０ １ ０ 0 ０１／ 1 １ 1／ 1 0 １ １ 0／ 0 1０／０ 1 0 １０／０ １１／０ 1 1 ０１／１ ００／１ ＣＰ Ｘ 八、在图所示的权电阻网络 D/A 转换器中，若取Ｖ ＲＥＦ ＝５Ｖ，试求当输入数字量为d3d2d1d0=0101 时输出电压的大小 (15)。 长沙理工大学 数字电子技术基础复习试卷及答案 24 数字电子技术试卷 (10) 五、 数制转换（１０）： １、（３Ｄ．Ｂ Ｅ） １６ ＝（ ） ２ ＝（ ） １０ ２、（ 17 ） １０ ＝（ ） ２ ＝（ ） １６ ３、（ ７４．３） ８ ＝（ ） １０ ４、（＋１０１１Ｂ） 原码 ＝（ ） 反码 =( )补码 ５、（－１０１０１０Ｂ） 原码 ＝（ ） 反码 =( )补码 二、选择填空题（１０） 1）、若将一个ＴＴＬ异或门（输入端为Ａ、Ｂ）当做反相器使用，则Ａ、Ｂ端应 —— 连接。 a ）Ａ或Ｂ有一个接１ b）Ａ或Ｂ有一个接０ c）Ａ和Ｂ并联使用 d）不能实现 2）、由１０级触发器构成的二进制计数器，其 模值 ——。 a ）１０ b）２０ c）１０００ d）１０２４ 3）、已知Ｑ ３ Ｑ ２ Ｑ １ Ｑ ０ 是同步十进制计数器的触发器输出，若以Ｑ ３ 做进位，则其周期和正脉冲宽度是 ——。 a ）１０个ＣＰ周期和１个ＣＰ周期。 b）１０个ＣＰ周期和２个ＣＰ周期。 c）１０个ＣＰ周期和４个ＣＰ周期。 d）１０个ＣＰ周期和８个ＣＰ周期。 4）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是 ——。 a ）状态转换图 b）特性方程 c）卡诺图 d）数理方程 5） 、用反馈复位法来改变８位二进制加法计数器的模值，可以实现 —— 模值范围的计数器。 a ）１ ∽ １５ b）１ ∽ １６ c）１ ∽ ３２ d）１ ∽ ２５６ 三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（１０） （１）、 （２）、 四、用卡诺图化简法将下列逻辑函数化为最简与或形式（１０） （１）、 A B CBACBBAY  （２）、 Y（Ａ，Ｂ，Ｃ，Ｄ） =Σ （ m２ ， m３ ， m７ ， m８ ， m１１ ， m１４ ）， 给定约束条件为： m０ ＋ m５ ＋ m１０ ＋ m１５ ＝０ 长沙理工大学 数字电子技术基础复习试卷及答案 25 五、证明下列逻辑恒等式（方法不限）（１０） （ 1）、 BABABBA  （２） DCADCBADACDCBDCA  )( 六、分析下图所示电路中当 A、Ｂ、Ｃ、Ｄ单独一个改变状态时是否存在竞争－冒险现象。 如果存在，那么都发生在其它变量为何种取值的情况下。 （１５） ABCDYamp。 amp。 amp。 amp。 amp。 七、试分析下图所示时序电路，画出其状态表和状态图。 设电路的初始状态为０，画出在图示波形图作用下，Ｑ和Ｚ 的波形图（２０）。 CPXQKJ=1Z CPX 八、比较 并联比较型 A/D 转换器、逐次渐近型 A/D 转换器和双积分型 A/D 转换器的优缺点，指出它们各适于哪些情况下采用（１５）。 长沙理工大学 数字电子技术基础复习试卷及答案 26 数字电子技术试卷 (11) 一、 选择（ 20分） 一 个 四输 入端 与非 门，使其 输出 为 0 的输 入变 量取 值组 合有 种。 对于 JK 触发器，若 J=K，则可完成 触发器的逻辑功能。 为实现将 JK 触发器转换为 D 触发器，应使。 =D,K= D B. K=D,J= D =K=D =K= D 多谐振荡器可产生。 角 波 齿 波 石英晶体多谐振荡器的突出优点是。 荡 频率 稳定 出 波 形边 沿陡 峭 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 N 个触发器可以构成最大计数长度（进制数）为 的计数器。 C. 2N D. 2N 同步时序电路和异步时序电路比较，其差异在于后者。 有 触 发器 有 统 一的 时钟 脉冲 控制 有 稳 定状 态 出 只 与内 部状 态有 关 五个 D 触发 器构成环形计数器，其计数长度为。 一位 8421BCD 码计数器至少需要 个触发器。 二、 填空题（ 20分） 逻辑函数 F=A +B+C D 的反函数 F =。 逻辑函数 F=A（ B+C） 1 的对偶函数是。 已知函数的对偶式为 BA + BCDC  ，则它的原函数为。 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。 如下图题 25a 和图题 25b 所示的电路，写出对应的逻辑关系表达式 长沙理工大学 数字电子技术基础复习试卷及答案 27 Y1= ， Y2= 完成数制转换 （ ） 2 =（ ） 10 = （ ） 16 （ 29） 10 =（ ） 2 = （ ） 16 三、 （ 12 分）用卡诺图法化简下列函数为最简 与或 ． ． 式，并用 与 ． 非． 门实现电路 （ 1） F1（ A， B， C， D） =∑m（ 2， 3， 6， 7， 8， 10， 12， 14） （ 2） F2（ A， B， C， D） = DCABCBACBCABA  四、 （ 15 分）试画出用 3 线 8 线译码器 74LS138 和必要的门电路产生如下多输出逻辑函数的逻辑图 CABCBYBCCBACBAYACY32174LS138 功能表如表题 4， 74LS138 逻辑电路图如图题 4 S1 32 SS  A2 A1 A0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 0     1 1 1 1 1 1 1 1  1    1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 图题 25a 图题 25b 表题 4。