数字秒表课设报告电子技术综合课程设计

数字秒表课设报告电子技术综合课程设计内容摘要：

图 5V稳压直流电源 陕西理工学院 第 6 页 共 23 页 时钟脉冲发生器可有很多构成方式。 例如：利用石英晶体振荡器配合分频器即可得到相应的脉冲信号。 还可以利用电压比较器得到时钟脉冲电路。 相比之下，利用 555 构建多谐振荡器来得到时钟脉冲信号比较便利，信号的精度较电压比较器要高，更符合本设计的要求。 555 定时器时一种多用途的数字 模拟混合电路，利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器。 由于使用灵活、方便，所以 555 定时器在波形的产生与变换、测量与控制、家用电器、电子玩具等 许多领域中都得到了应用。 如图 所示，是一种用 555定时器组成的占空比可调的多谐振荡器。 为了得到小于或等于 50%的占空比，于是接入了二极管 1D和 2，使得电容的充电电流和放电电流流经不同的路径，充电电流只流经 1R，放电电流只流经 2R，因此电容 C 的充电时间为 2ln11 CRT  而放电时间为 2ln22 故得输出脉冲的占空比为 121RR Rq  若取 21RR ，则 q=50%。 因此图 电路的振荡周期 为 2ln)( 2121 CRRTTT  根据任务书得 T=，取 C=10μ F。 为了得到占空 比为 50%的脉冲，令 21RR则根据式   621 C TRR 故取两个 10K的电位器来取代 21RR、。 为了提高比较器参考 电压 1RV和 2的稳定性， 通常在COV端接有 F左右的滤波电容。 （ 1RV、 2R、 的位置参考图 ） 根据以上理论计算可得 图 用 555 定时器组成的占空比可调的多谐振荡器 （ ） （ ） 图 555 的电路结构图 陕西理工学院 第 7 页 共 23 页 控制电路的设计 1） 开始 /清零 控制 利用 JK触发器构成一个39。 T触发器，然后通过接入脉冲式开关及其上拉电阻来产生脉冲。 39。 T触发器的特性方程为39。 * ,即每次 CP脉冲作用后触发器必然翻转成与原来状态相反的状态。 如图 ，将 JK 触发器的 J 和 K端均接高电平构成一个39。 T触发器，当脉冲开关没被按下时时钟信号为高电平，当脉冲开关按下时，时钟信号由高电平变为低电平，于是便产生一个下降沿脉冲送给 JK触发器，使其翻转，达到控制电路 开始 或 清零 控制的控制。 图中 2R和 2C构成一个开机复位电路。 当给整个系统加电时，电容 2C会迅速充电，此时 R管脚相当于接低电平，具有最高的优先级，不受任何信号的控制，因此会将输出端 Q置为 0。 由于充电 （ 1） 秒信号源 （ 2） 秒信号源仿真 图 图 开始 /清零 控制 图 固定显示控制 陕西理工学院 第 8 页 共 23 页 时间很短，达到稳态后，电容在直流电路中相当于开路，所以此时 R 管脚为高电平，在时钟脉冲的作用下，它会按39。 T触发器的特性方程39。 * 进行翻转，以达到对电路的 开始 、 清零 控制。 2） 固定显示 控制 固定显示控制电路，我们可以在开始、清零控制电路的基础之上略作修改即可。 如图 所示，只需将图 ，将 R端直接接高电平即可。 计数锁存译码显示电路的设计 1） 计数器的设计 在数字电路中使用的最多的时序电路要算是计数器了。 计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以 及进行数字运算等。 根据任务书要求我们需要做一个 600 进制的计数器，在此我选择用十进制计数器 74LS74LS160 的管脚图及功能表见附录二。 74LS160 为异步清零计数器，即 RD 端输入低电平，不受 CP控制，输出端立即全部为“ 0”。 74LS160 具有同步预置功能，在 RD 端无效时， LD 端输入低电平 ，在时钟共同作用下， CP上跳后计数器状态等于预置输入0123 DDDD，即所谓“同步”预置功能。 RD和 LD 都无效， ET或 EP任意一个为低电平，计数器处于保持功能，即输出状态不变。 只有四个控制输入都为高电平，计数器实现模 10加法计数， Q3 Q2 Q1 Q0=1001时， RCO=1。 如图 所示是整体 置零方式的接法。 首先将三片 74LS160 以并行进位方式连接成一个 600进制的计数器。 当计数器从全零状态开始计数，计入 600个脉冲时，经门 1G译码产生低电平信号立刻将三片 74LS160同时置零，于是便得到了 600进制计数器。 2） 译码显示电路的设计 在数字电路中我们常常需要将需要测量或处理的结果以十进制的方式表达出来，然而数码管不能直接识别计数器直接输出的二进制数码，因此我们需要将二进制数码表示的结果先送到译码器进图 600 进制整体置零方式 陕西理工学院 第 9 页 共 23 页 行译码，然 后用它的输出去驱动显示数码管。 由于显示数码管的不同，我们所选取的译码芯片也不相同。 本设计我选择四线七线 BCD 译码器 74LS48（管脚图及功能表见附录二）和共阴极七段数码管来做译码显示电路，电路图如图。 74LS48简介 7 段显示译码器 74LS48 是输出高电平有效的译码器 ,通常可以直接驱动共阴极的半导体数码管，如果电流过小时，我们需要在它的输入端加一个 2KΩ 的上拉电阻，电流由 CCV经2KΩ 上拉电阻提供。 74LS48除了有实现 7段显示译码器基本功能的输入（ DCBA）和输出（ QA～ QG）端外， 74LS48还引入了灯测试输入端（ LT）和动态灭零输入端（ RBI），以及既有输入功能又有输出功能的消隐输入 /动态灭零输出（ BI/RBO）端。 由 74LS48真值表 （见附录二） 可获知 74LS48所具有的逻辑功能： ① 7段译码功能（ LT=1， RBI=1） 在灯测试输入端（ LT）和动态灭零输入端（ RBI）都接无效电平时，输入 DCBA经 74LS48译码，输出高电平有效的 7 段字符显示器的驱动信号，显示相应字符。 除 DCBA=0000 外， RBI 也 可以接低电平，见表 1中 1～ 16行。 ② 消隐功能（ BI=0） 此时 BI/RBO端作为输入端，该端输入低电平信号时，表 1倒数第 3 行，无论 LT 和 RBI输入什么电平信号，不管输入 DCBA为什么状态，输出全为“ 0”， 7段显示器熄灭。 该功能主要用于多显示器的动态显示。 ③ 灯测试功能（ LT=0） 此时 BI/RBO 端作为输出端， 端输入低电平信号时，表 1 最后一行，与 及 DCBA 输入无关，输出全为“ 1”，显示器 7个字段都点亮。 该功能用于 7段显示器测试，判别是否有损坏的字段。 ④ 动态灭零功。