基于单片机的dds的信号发生器设计报告

基于单片机的dds的信号发生器设计报告内容摘要：

要一个最基本的微处理系统就可以通过ST7920芯片来控制其它的芯片。 ST7920的主要技术参数和显示特性如下：电源：VDD (～＋)＋5V(内置升压电路，一般无需负压)；功耗：正常模式：450μA，睡眠模式：3μA，低功耗模式：30μA；显示内容：128列 64行；显示颜色：黄绿；显示角度：6：00钟直视；LCD类型：STN；与MCU接口：A位并行／3位串行；配置有LED背光显示功能；带有自动启动复位按钮(reset)软件功能设置：画面清除、光标显示／隐藏、光标归位、显示打开／关闭、显示字符闪烁、光标移位、显示移位、垂直画面旋转、反白显示、液晶睡眠／唤醒、关闭显示、自定义字符、睡眠模式等。 ST7920 LCD组成原理ST7920 LCD 驱动器由32个普通驱动器（COMMON）及64个段驱动器SEGMENT组成，段驱动器的扩充可根据需要由ST7921的段驱动器来提供，一个ST7920可以显示一行8个字或两行4个字，或是配合ST7921来显示两行16个字。 ST7920有两种结构形式：ST7920－0A和ST7920－0B，前者内置BIG－5码，用于显示繁体中文字型；而后者内置GB码，用于显示简体中文字型。 图214是ST7920的内部结构框图。 在对ST7920读或写时，会用到两个8位的寄存器，一个是数据寄存器DR，另一个是指令寄存器IR。 通过数据寄存器DR可以存取DDRAM、CGRAM、CGROM及IRAM的值。 待存取的目标RAM的地址可通过命令来选择，每次数据寄存器DR的操作应以上次选择的目标RAM为主体来进行读出或写入。 通过RS和RW的状态可以选择不同的读写模式，具体配置方法如表24所列。 图214 ST7920内部结构表24 ST7920的寄存器读写状态RSRW功能说明低电平0低电平0MPU写指令到指令寄存器IR低电平1高电平1读出忙标志及地址计数器的状态高电平1低电平0MPU写指令到数据寄存器DR高电平1高电平1MPU从数据寄存器DR读出指令忙标志位BF为“1”时，表示内部操作正在进行，即处于忙状态而不接受新的指令，所以，每次接受新指令前，都要读取BF标志，只有当其为“0”时才可接受。 ST7920的应用ST7920有自己的指令集，包括基本指令和扩充指令两大类，其中基本指令有11条，扩充指令有7条。 下面以显示RAM（DDEAM为例来说明ST7920的应用方法。 ）（DDRAM）ST7920的文本显示RAM中提供了8个4行的汉字空间，当对文本显示RAM进行写入时，可以分别显示CGROM、HCGROM与CGRAM的字型；ST7920A可以显示三种字型，分别是半宽的HCGROM字型、CFRAM字型及中文CFROM字型。 三种字型的选择可通过在DDRAM中写入编码来进行设定，各种字型的详细编码如下：显示半宽字型 ：将一位字节写入DDRAM中，范围为02H~7FH的编码。 显示CGRAM字型：这种字型可通过将两个字节的编码写入DDRAM中来实现，总共有0000H、0002H、0004H、0006H四种编码方式。 显示中文字形：将两字节编码写入DDRAM，范围为A1A0H～F7FFHGB码　或A140H～D75FHDIG5码　的编码。 图215 由ST7920和ST7921组成可显示2行16个汉字的结构原理图(GDRAM)绘图显示RAM提供128X8个字节的存储空间，在更改绘图RAM时，先连续写入水平与垂直的坐标值，再将两个字节的数据写入绘图RAM，地址计数器（AC）会自动加１；在写入绘图RAM期间，绘图显示必须关闭，写入绘图RAM的步骤如下：①关闭绘图显示功能。 ②将水平的位元组坐标（X）写入绘图RAM地址；③将垂直的坐标（Y）写入绘图RAM地址；④将D15～D8数据写入GDRAM中；⑤将D7～D0数据写入GDRAM中；⑥打开绘图显示功能。 由ST7920构成的液晶显示方案与同类型的图形点阵液晶显示模块相比，不论硬件电路结构或显示程序都要简洁得多，且该模块的价格也略低于相同点阵的图形液晶模块。 因此，ST7920将得到广泛的应用。 DDS信号发生电路DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号合成技术。 目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC产生已经用数字形式存入的正弦波。 DDS的理论基础是Shannon抽样定理。 抽样定理内容是：当抽样频率大于等于模拟信号频率的2倍时，可以由抽样得到的离散信号无失真地恢复原始信号。 在DDS中，这个过程被颠倒过来了。 DDS不是对一个模拟信号进行抽样，而是一个假定抽样过程已经发生且抽样的值已经量化完成，如何通过某种映射把已经量化的数值送到D/A及后级的LPF重建原始信号的问题。 正弦输出的DDS原理框中的系统时钟及参考频率源为高稳定度的晶体振荡器，其输出用于DDS中各器件同步工作。 DDS 工作时，频率控制字FCW在每一个时钟周期内与相位累加器累加一次，得到的相位值（0~2π）在每一个时钟周期内以二进制码的形式去寻址正弦查询表ROM，将相位信息转变成相应的数字化正弦幅度值，ROM输出的数字化波形序列再经数模转换器（DAC）实现量化数字信号到模拟信号的转变，最后DAC输出的阶梯序列波通过低通滤波器（LPF）平滑滤波后得到一个纯净的正弦信号。 DDS的频率分辨率为： （21）DDS的输出频率为： （22）式中：f0为DDS的输出频率；fr为参考时钟频率；N为相位累加器长度位数；K为频率控制字。 通常，相位累加器位数较大，例如N=32或48，故用DDS技术能得到较高的频率分辨率。 DDS的性能特点DDS在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。 DDS是一个开环系统，无任何反馈环节，频率转换时间主要由LPF附加的时延来决定。 如fc＝10MHz，转换时间即为100 ns，若时钟频率升高，转换时间将缩短，但不可能少于数字门电路的延迟时间。 目前，DDS的调谐时间一般在ns级，比使用其它的频率合成方法都要短数个数量级。 由（23）可知，只要增加相位累加器的位数N即可获得任意小的频率调谐步进。 大多数DDS的分辨率在Hz，mHz甚至μHz的数量级。 DDS系统中合成信号的频率稳定度直接由参考源的频率稳定度决定，合成信号的相位噪声与参考源的相位噪声相同。 而在大多数DDS系统应用中，一般由固定的晶振来产生基准频率，所以其相位噪声和漂移特性是极为优异的。 同样因DDS是一个开环系统，故当一个转换频率的指令加在DDS的数据输入端时，它会迅速合成所要求的频率信号，在输出信号上没有叠加任何电流脉冲，输出变化是一个平稳的过渡过程，而且相位是连续变化的，这个特点也是DDS独有的。 DDS的最低输出频率是所用的时钟频率的最小分辨率或相位累加器的分辨率。 奈奎斯特采样定理保证了在直到该时钟频率一半的所有频率下，DAC都可以再现信号，即DDS频率的上限fomax由合成器的最大时钟频率fc决定（fomax＝fc/2）。 、易于调整　 DDS中几乎所有的部件都属于数字信号处理器件，除DAC和滤波器外，无需任何调整，从而降低了成本，简化了生产设备。 DDS的应用DDS问世之初，构成DDS元器件的速度的限制和数字化引起的噪声，这两个主要缺点阻碍了DDS的发展与实际应用。 近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。 随着这种频率合成技术的发展，其已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。 实时模拟仿真的高精密信号　 在DDS的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。 利用DDS具有的快速频率转换、连续相位变换、精确的细调步进的特点，将其与简单电路相结合就构成精确模拟仿真各种信号的的最佳方式和手段。 这是其它频率合成方法不能与之相比的。 例如它可以模拟各种各样的神经脉冲之类的波形，重现由数字存储示波器（DSO）捕获的波形。 实现各种复杂方式的信号调制　 DDS也是一种理想的调制器，因为合成信号的三个参量：频率、相位和幅度均可由数字信号精确控制，因此DDS可以通过预置相位累加器的初始值来精确地控制合成信号的相位，从而达到调制的目的。 现代通信技术中调制方式越来越多，BPSK，QPSK，MSK都需要对载波进行精确的相位控制。 而DDS的合成信号的相位精度由相位累加器的位数决定。 一个32位的相位累加器可产生43亿个离散的相位电平，而相位精度可控制在810－3度的范围内，因此，在转换频率时。