基于verilog的数字时钟设计内容摘要：
.............................................................6 实验总结 ..........................................................................................................7 摘要 ..................................................................................................................7 2I 需求分析 一：设计定位 目的要求：分析设计问题，抽象出逻辑关系，用 Verilog HDL 语言 实现 多功能数字时钟 ，并且在此基础上进行进一步的功能扩充，从而进一步熟悉 Verilog HDL 语言和 DE2 电路板平台在解决实际问题中的应用。 同时通过实习的设计加深对通信专业以及硬件的了解，加强团队合作以及培养动手能力。 二：功能描述 基本 功能： 计时功能：能显示 年、月、日、时、分、秒，能选择 24/12 小时显示模式，在七段管上上午用英文字母 A、下 午用英文字母 P 表示。 天。 三：设计实现的可行性 小组成员对 Veriog HDL语言的学习有较好的基础，同时前期的硬件实验有对 DE2开发板有较深的了解。 四：硬件基础 ALTER DE2开发板 五：软件基础： Quarters п软件 3II． 系统框图与说明 数字钟框图 60 后向分计数器进位 ， 分计数器计满 60 后向小时计数器进位，小时计数器按照“ 24 进制”规律计数。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。