基于tms320vc5402的语音处理板的设计毕业设计毕业论文与实现文献综述

基于tms320vc5402的语音处理板的设计毕业设计毕业论文与实现文献综述内容摘要：

如图 1所示 ,AIC23有两个数字接口 ,其一是由 /CS,SDIN,SCLK和 MODE构成的数字控制接口 ,通过它将芯片 的控制字写入 AIC23。 从而控制 AIC23的功能。 另一组是由LRCIN,DIN,LROUT,DOUT和 BLCK组成的数字音频接口 ,AIC23的数字音频信号接口从这个接口接收或发出。 图 1 AIC23结构图 在模拟信号接口方面 ,AIC23有 4组 ： 由 RLINEIN和 LLINEIN组成的线路输入接口 ； 由 MICIN构成的 MIC(传声器输入 )接口 ； 由 RHPOUT和 LHPOUT组成的耳机驱动电路和芯片时钟输入输出 、 半压输入管脚。 AIC23和 DSP的无缝连接如图 2所示 ,数字控制口 (SCLK,SDIN,/CS)与 McBSP1相连 ； 数字音频 (LRCOUT,LRCIN,DOUT,DIN,BCLK)与 McBSP0相连。 东华理工大学长江学院毕业论文 系统方案设计 图 2 AIC23和 DSP的接口图 在工作方式上 ,DSP为主 (Master)， AIC23为从 (Slave)。 在对音频芯片 AIC23的内部寄存器进行配置时 ,发现它的控制字传输有两种方式 ,SPI(即同串行、三线 )模式和 I2C(两线 )模式 ,两种模式由硬件决定。 MODE脚接高电平时 ,控制字传送用SPI模式 ； 如果 MODE脚接低电平时 ,则 采用 I2C模式。 由于 DSP没有提供 I2C接口 ,于是采用 SPI模式。 DIN为输入串行数据 ,SCLK为串行时钟 ,控制字共 16位 ,由高位开始传输 ,在时钟的上升沿锁存每一位数据 ,当 16位控制数据 (一个控制字 )传输完毕后 ,CS产生一个上升沿将控制字锁存到 AIC23内部。 AIC23的数字音频接口支持 I2S(通用音频格式 )模式 ,也支持 DSP模式 (专为与 TIDSP连接模式 ),在此采用DSP模式。 DSP模式工作时 ,它的帧宽度可以为一个 bit长。 比如在字长 16bit(即左右声道的采样各为 16 bit),帧长为 32 bit的情 况下 ,采用 DSP Mode帧信号宽度 1 bit即可。 音频信号处理与实现 通过设计一个 FIR【 15】 低通滤波器对输入的音乐进行滤波输出 ,来说明对音频信号处理的实现过程 ,由此可以推广到其他的处理方法。 FIR滤波器的差分方程是 ：    11 )(Ni iNbi Xny 式中 :x(n)为输入序列 ； y(n)为输出序列 ； bi为滤波器系数 ； N为滤波器的阶数。 对式 (1)进行 Z变换 ,整理后可以得到 FIR滤波器的传递函数为东华理工大学长江学院毕业论文 系统方案设计      ZbizX zYzH Ni 10 取音频信号的采样率为 48kHz,每帧 信号采样点为 64个 ,归一化截止频率为 3kHz,窗函数为汉明窗 ,利用 MATLAB得到低通 FIR滤波器 ,其函数为 B=FIR1(N,Wn) (3)式中 :B是滤波器系数 ； N是滤波器阶数。 Wn是滤波器的截止频率。 由式 (3)可求得低通滤波器系数 B。 在 VC5402的数据存储器中开辟一个 N=64单元的缓冲区 (滑窗 ),用来存放最新的 64个输入样本。 取样时从最新的样本开始 ,读完最后一个样本 (最老样本 )后 ,输入最新样本来代替最老样本 ,数据位不变。 每取一次 ,完成一次乘法 累加。 采用 z1算法来实现对音频的滤波处理。 z1算法 即为一种乘法 累加运算 ,即不断输入样本 x(n),经过 z1延时后 ,再进行乘法 累加 ,最后输出滤波结果 y(n)。 系统硬件方案设计 整个硬件系统设计包括七个部分：一是 TMS320vc5402 SP处理系统 ； 二是语音采集与输出模块 ； 三是 FLASH，程序和数据存储模块 ； 四是扩展存储 SRAM模块 ；五是时序控制模块 ； 六是 JTAG接口模块 ； 七是电源电路模块。 方案设计框图如 3所示 ： 图 3 系统方案原理图外扩 64K SRAM CY7C1021V 外扩 256K FLASH SSTVF400 无源晶振 音频 Codec TLV320AIC23 复位逻辑 JTAG 接口 JTAG 接口 DSP TMS320VC5402 CPLD EMP7064 Line In Line Out 电源模块 东华理工大学长江学院毕业 (论文 ) 主要芯片介绍 3 主要芯片介绍 TMS320VC5402【 16】 功能介绍 作为 DSP家族高性价比代表的 16 位定点 DSP 芯片， VC5402 适用于语音通信等实时嵌入应用场合。 与其它℃ 54X芯片一样， VC5402 有高度灵活的可操作性和高速的处理能力。 1） 其性能如下：操作速率可达 100MIPS； 具有先进的多总线结构，三条 16位数据存储器总线和一条程序存储器总线 ； 40 位算术逻辑单元 (ALU)，包括一个40位桶形移位器和两个 40 位累加器 ； 一个 17 X 17 乘法器和一个 40 位专用加法器，允许 16 位带 /不带符号数的乘法 ； 整合维特比加速器，用于提高维特比编译码的速度 ； 单周期 正规化及指数译码 ； 8个辅助寄存器及一个软件栈，允许使用业界最先进的定点 DSP C 语言编译器 ； 数据 /程序寻址空间为 1Mx 16bit，内置 4K X 16bit ROM 和 16k X 16bit RAM； 内置可编程等待状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的 8 位并行 HPI口、两个 16位定时器以及 6通道 DMA 控制器且低功耗。 与’ C54X 系列的其它芯片相比， 39。 5402 具有高性能、低功耗和低价格等特点。 它采用 6级流水线，且当RPT(重复指令 )时，一些多周期的指令就变成了单周期的 指令 ； 芯片内部 RAM 和ROM 可根据 PMST 寄存器中的 OVLY 和 DROM 位灵活设置。 这些都有利于算法的优化。 2） TMS320VC5402 主要片内外设包括： 软件可编程状态发生器和分区转换逻辑单元 增强的 8 位主机接口 HPI(HPI8) 两个多通道带缓冲串行接口 (McBSP ) 两个定时器 一个带锁相环 (PLL)的时钟发生器 一个直接存储器访问 (DMA)控制器 其特点如下： (1)运算速度快。 VC5402 指令周期为 1Ons/a (2)优化的 CPU 结构。 内部还集成 了维特比加速器，用于提高维特比编译码的速度。 (3)低功耗方式。 TMS320C54x 的主要特点是低功耗，可以在 或 工作，有三个低功耗方式 :IDLE 1, IDLE2, IDLE3 指令，可以节省 DSP 的功耗。 东华理工大学长江学院毕业 (论文 ) 主要芯片介绍 (4)智能外设。 除了标准的串行口和时分复用 (TDM)串行口外，还提供了自动缓冲串行口 BSP(autoBuffered Serial Port)和与外部处理器通信 HPI(Host Port Interface)接口。 BSP 可提供 2K 字数据缓冲的读写能力，降低处理器的额外开销，当指令周期是 lOns 时， BSP 的最大数据吞吐量为 1OOMbit/s，即使在IDLE 方式下， BSP 也可以全速工作。 HPI 可以与外部标准的微处理器直接接口[Pl0]。 TMS320VC5402 处理器在本系列中处于先进水平。 它具有运算速度快，内部存储空间大，外部接口性能好等优点。 所以选择了技术上比较先进，价格又较便宜的 VC5402 作为硬件开发对象。 下面结合 VC5402 的实际情况，介绍一下该芯片的体系结构，并介绍内存分配，这在程序编写及调试过程中占有十分重要的位置。 引脚控制寄存器 (PCR)既包含 McBSP 的状态信息，也 包含配置信息。 TMS320VC5402 的增强 8 位主机接口 (HPI8)， HPI8 是一个 8 位的并行接口，可以将主机设备或主机处理器和 TMS320VC5402 连接起来。 主机利用 HPI 访问VC5402 的片内 RAM，实际上是通过读写 HPI8 的数据和地址寄存器来实现的。 VC5402 的 HPI8为 8位，一个内存单元就必须通过两次对 HPI8 的读写来完成。 表 31 HPI 管脚定义 管脚 状态 功能 HDOHD7 I/O/Z HPI接口数据线 HAS I 地址锁存使能 (ALE)或地址选通 HBIL I 字节识别输入。 识别传输的第 1或第 2个字节 HCNTL0/1 I 主机控制输入，选择对 HPIA, HPIC或 HPID寄存器的访问 HCS I 片选信号，作为 HPI的使能输入。 HDS1 HDS2 I 读选通和写选通或数据选通 HINT O/Z 主机中断输入 HRDY O/Z HPI准备输出 HR/W I 读 /写输入 HPI8有两种工作模式 :RAM 共享和主机访问模式。 在 RAM 共享模式下，主机和 DSP 都可以访问 HPI 的共享内存， 主 机访问模式下，只有 主 机可以访问片内 机接口的引 脚定义如表 :HCNTLI, HCNTLO 控制信号的的状态和当前传输的数据类型 : 00:访问 HPI的控制寄存器 HPIC，对该寄存器进行读或写操作。 东华理工大学长江学院毕业 (论文 ) 主要芯片介绍 Ol:访问 HPI的数据寄 存器 HPID,并且地址寄存器 HPIA 自动加 1或 减 1 10:访问 HPI的地址寄存器 HPIA，对该寄存器进行读或写操作。 11:访问 HPI的数据寄存器 HPID，对地址寄存器 HPIA 无影响。 HPI 准备引脚 (HRDY)允许为准备输入的主机插入等待状态，这样就可以调整主机对 HPI 的访问速度。 当 HRDY 直于刻 用 于来自 C54X CPU， 则它 不必满足主机时 序要求，该 信 号 可 以使用外部逻辑实现同步。 因 为具有以 上 特性，使 HPI 为各 工 业标准主机设备提供了灵活而有效的 接口，另外 HPI 大大简化了主机和 DSP 之问的数据交换。 VC54x 系列的 一些引脚介绍 GPIO，即指能为外围设备提供信号输出和从外围设备输入信号到 DSP 的引脚。 这些管脚能通过软件提供多用途的输入和输出信号。 所有的 VC54x 系列提供两个 GPIO： /BIO 和 XF。 即分支控制输入引脚，被用来监视外围设备的状态。 在时间要求苛刻的循环中，在不允许受干扰的情况下，可根据引脚 的状态（即外围设备的状态）来决定分支转移的去向，以替代中断。 XC2， BIO 表示如果 /BIO 引脚为低电平，则执行后面的 1 条双字或 2条单字指令 ； 否则，执行 2条 NOP 指令。 XF 即外部标志输出引脚，它受软件控制，可以用来向外部器件发信号。 用SSBX 指令可以将 ST1 的 XF 位置 1， XF 脚输出高电平。 同理， RSBX 指令使 XF脚输出低电平。 BIO 和 XF 通常被用作异步通信时的握手信号。 McBSP 用作 GPIO VC5402 是 VC54x 系列中最早引入多通道缓冲串行口（ McBSP）的芯片。 VC5402及以后的 VC54x 系 列芯片所引入的 McBSP 功能除了用作一般的 BSP 外，在两种情况下，其部分串口管脚（ CLKX、 FSX、 DX、 CLKR、 FSR、 DR）还可以被用作 GPIO，这两种情况是： （ 1）相关的串口处在复位状态，即，串口控制寄存器 SPCR〔 2〕的（ R／ X） RST 位为 0； （ 2）相关的串口被允许用作 GPIO，即，管脚控制寄存器 PCR 的（ R／ X） IOEN位置 1。 管脚控制寄存器（ PCR）给出了 McBSP 的管脚作为通用 I／ O口时的配置情况，如图 4所示。 15 14 13 12 11 10 9 8 Rsvd XIOEN PIOEN FSXM FSRM CLKXM CLKRM R R/W R/W R/W R/W R/W R/W 7。