基于tms320c54x的iir滤波器的设计

基于tms320c54x的iir滤波器的设计内容摘要：

降低功耗和提高抗核辐射能力的 3． 1 TMS320C54x 的主要 特性 CPU C54x 的 CPU结构包括：  40比特的 ALU，其输入来自 16比特立即数、 16 比特来自数据存储器的数据、暂时存储器、 T中的 16 比特数、数据存储器中两个 16比特字、数据存储器中 32 比特字、累加器中 40 比特字。  2个 40比特的累加器，分为三个部分，保护位（ 39－ 32 比特）、高位字（ 31－ 16 比特）、低位字（ 15－ 0比特）。  桶型移位器，可产生 0 到 31 比特的左移或 0到 16 比特的右移。  17 17比特的乘法器  40比特的加法器  比较选择和存储单元 CSSU  数据地址产生器 DAGEN  程序地址 产生器 PAGEN 湖南人文科技学院（毕业论文） 10 存储器 一般而言， C54x 的存储空间可达 192K16 比特字， 64K程序空间， 64K 数据空间，64KI/O 空间。 依赖其并行的工艺特性和片上 RAM 双向访问的性能，在一个机器周期内， C54x 可以执行 4 条并行并行存储器操作：取指令，两操作数读，一操作数写。 使用片内存储器有三个优点：高速执行（不需要等待），低开销，低功耗。 复位后，中断矢量表位于程序区 FF80H 位置，可重新定位于程序空间任何一个128 字的页面（其地址高 9 比特即页号由 PMST 中 IPTR 确定）。 C54x 有片 内 ROM、 DARAM、 SARAM，这些区域可以通过软件配置到程序空间。 当地址落在这些区域内，自动对这些区域进行访问；当地址落在这些区域以外，自动产生对外部存储器的访问。 ROM 片内 ROM（ 4K， 16K， 24K， 28K 或 48K 字）可能包括的内容有：  引导程序，可以从串口、外部存储器、 I/O 口或 HPI 口引导  256 字的μ率扩展表  256 字的 A率扩展表  256 字的正弦表  中断矢量表 ‘ 54 ’ 54 ’ 54 ’ 5420 采用分页扩展的方式使可寻址程序空间达到 8192K字。 这一功 能的实现有赖于：  23条地址线  扩展程序计数器 XPC  6条访问外部程序空间的指令 当程序空间可以使用片内 RAM 时，程序空间的每一页分为以下两部分：最大 32K字的通用块和 32K 字的专有块。 通用块为所有页共享。 XPC 寄存器指示选定页，复位后，初始化为 0。 影响 XPC 的 6条指令是：  FB[D]－长跳转指令 湖南人文科技学院（毕业论文） 11  FBACC[D]－长跳转指令，跳转地址由 A或 B中内容确定  FCALA[D]－长调用指令，子程序地址由 A 或 B 中内容确定  FCALL[D]－长调用指令  FRET[D]－长返回指令  FRETE[D]－长中断返回指令 其它的指令不修改 XPC 寄存器，而在当前页中做内部访问。 （以‘ 549 为例） 0 IMR 中断屏蔽寄存器 1 IFR 中断标志寄存器 25 测试保留 6 ST0 状态寄存器 0 7 ST1 状态寄存器 1 8 AL 累加器 A低字（ 15－ 0比特） 9 AH 累加器 A高字（ 31－ 16比特） A AG 累加器 A 保护位（ 39－ 32比特） B BL 累加器 B低字（ 15－ 0比特） C BH 累加器 B高字（ 31－ 16比特） D BG 累加器 B 保护位（ 39－ 32比特） E T 乘法 寄存器 F TRN 传送寄存器 1017 AR0AR7 辅助寄存器 ARn n＝ 0～ 7 18 SP 堆栈指针 19 BK 循环缓存区大小寄存器 1A BRC 块重复计数器 1B RSA 块重复开始地址 1C REA 块重复结束地址 1D PMST 状态寄存器 湖南人文科技学院（毕业论文） 12 1E XPC PC扩展寄存器 1E－ 1F － 保留 20 BDRR0 带缓存串口 0数据接收寄存器 21 BDXR0 带缓存串口 0数据发送寄存器 22 BSPC0 带缓存串口 0 控制寄存器 23 BSPCE0 带缓存串口 0控制 扩展寄存器 24 TIM 定时器计数器 25 PRD 定时器周期寄存器 26 TCR 定时器控制寄存器 27 － 保留 28 SWWSR 等待状态产生寄存器 29 BSCR Bankswitching 控制寄存器 2A － 保留 2B XSWR 扩展等待状态寄存器 2C HPIC 主机接口控制寄存器 2D－ 2F － 保留 30 TRCN TDM 串口数据接收寄存器 31 TDXR TDM 串口数据发送寄存器 32 TSPC TDM 串口控制寄存器 33 TCSR TDM 串口通道选择寄存 器 34 TRTA TDM 串口接收发送寄存器 35 TRAD TDM 串口接收地址寄存器 36－ 37 － 保留 38 AXR0 ABU0 发送地址寄存器 39 BKX0 ABU0 发送缓冲大小寄存器 3A ARR0 ABU0 接收地址寄存器 3B BKR0 ABU0 接收缓冲大小寄存器 3C AXR1 ABU1 发送地址寄存器 湖南人文科技学院（毕业论文） 13 3D BKX1 ABU1 发送缓冲大小寄存器 3E ARR1 ABU1 接收地址寄存器 3F BKR1 ABU1 接收缓冲大小寄存器 40 BDRR1 带缓存串口 1数据接收寄存 器 41 BDXR1 带缓存串口 1数据发送寄存器 42 BSPC1 带缓存串口 1 控制寄存器 43 BSPCE1 带缓存串口 1控制扩展寄存器 44－ 57 － 保留 58 CLKMD 时钟方式寄存器 59－ 5F － 保留 三个状态寄存器简要说明。 寄存器 ST0 结构为：  ARP－辅助寄存器指针  TC－测试 /控制位，存储了 ALU 测试位操作的结果，受 BIT， BITF， CMPM， CMPR，CMPS， SFTC 指令的影响  C－如果加法产生进位 C 为 1，减法产生借位 C 为 0。 ADD 指令只能置位 C，而 SUB 指令只能清 C  OVA－累加器 A溢出标志  OVB－累加器 B溢出标志  DP－数据存储空间页标志，由 DP 指定页，在此页中采用直接寻址指令。 其绝对地址为 DP 指示的高 9位加上直接寻址指令中的地址为其低 7位构成。 寄存器 ST1 结构为： 15－ 13 12 11 10 9 8－ 0 ARP TC C OVA OVB DP 湖南人文科技学院（毕业论文） 14  BRAF－块重复指 示。 BRAF＝ 1，块重复操作。  CPL－编译器模式，指示相关直接寻址选用指针。 CPL＝ 0，使用 DP 指针； CPL＝ 1，使用 SP 指针。  XF－指示外部引脚 XF状态。  HM－挂起方式。 指示 CPU 响应 HOLD 信号的方式。 HM＝ 0，外部接口呈高阻；HM＝ 1， CPU 停机。  INTM－全局中断控制位。 INTM＝ 0，开中断； INTM＝ 1，屏蔽可屏蔽中断。  0－读出值总为 0。  OVM－溢出处理方式。 指示发生溢出时，对累加器中数值的处理。 OVM＝ 0，溢出值不变； OVM＝ 1，载入正向 最大值 007FFFFFFFH 或负向最大值0080000000H。  SXM－符号扩展方式。 SXM＝ 0，符号不扩展； SXM＝ 1，数据被 ALU 使用前先行符号扩展。  C16－ C16＝ 0， ALU 操作采用双精度方式（全 32 位方式）， C16＝ 1， ALU 操作采用双 16 位方式。  FRCT－小数模式。 FRCT＝ 1，乘法器输出左移一位补偿多余的符号位。  CMPT－兼容模式。 CMPT＝ 0， ARP 在只有单数据存储器操作数的间接寻址方式中不更新，在这种方式下， ARP 必须总置 0； CMPT＝ 1， ARP 在上述条件下更新，除非使用 AR0。  ASM－累加器移位数。 规定了移位范围 16－ 15，用于并行存储指令 STH、 STL、ADD、 SUB 和 LD。 15 14 13 12 11 10 9 8 7 6 5 40 BRAF CPL XF HM INTM 0 OVM SXM C16 FRCT CMPT ASM 湖南人文科技学院（毕业论文） 15 寄存器 ST1 结构为： 15－ 7 6 5 4 3 2 1 0 IPTR MP/MC OVLY AVIS DROM CLKOFF SMUL SST  IPTR－中断矢量指针。 此 9 位指向内存空间中以 128 字为单位的页首址。 即中断矢量必须位于页的起始部分。 复位后 IPTR 为 1FFH，指向 FF80H 的位置，可重新定义到任何页。  MCMP/ －微机 /微处理器 模式。 MCMP/ ＝ 0，微机模式，片内 ROM 可访问；MCMP/ ＝ 1，微处理器模式，片内 ROM不可访问。  OVLY－片内 RAM 是否配置入程序空间。 OVLY＝ 0，片内 RAM 不配置入程序空间； OVLY＝ 1，除 00－ 7FH外，片内 RAM配置入程序空间。  AVIS－地址显示模式。 控制对内部程序访问时，地址数据是否显示在地址线上。 AVIS＝ 0，不显示； AVIS＝ 1，显示。  DROM－数据 ROM 配置。 DROM＝ 0，片内 ROM 不配置在数据 空间； DROM＝ 1，部分片内 ROM 配置在数据空间。  CLKOFF－ CLKOUT 关闭。 CLKOFF＝ 1， CLKOUT 输出禁止，保持高电平。  SMUL－乘法溢出处理。 当 SMUL＝ 1，且 OVM＝ 1， FRCT＝ 1 时，对 MAC（乘累加）和 MAS（乘累减）指令的操作基于 ETSI GSM 规范。 体现在在小数模式下，在进行后续加 /减之前， 8000H 8000H 的结果被调整为 7FFFFFFH。 这等同于在 OVM＝ 1下 MPY＋ ADD 指令。 如果只有 OVM＝ 1，而 SMUL 不为 1，只在加 /减结果后作溢出调整。  SST－存储溢出处理。 当 SST＝ 1，累加器中数据在存储到数据空间之前进行溢出调整。 影响指令有： STH， STL， STLM， DST， ST||ADD， ST||LD， ST||MACR[R]，ST||MAS[R]， ST||MPY 和 ST||： 1） 依据指令，累加器中数据完成左移或右移。 2） 40 比特值根据 SXM 位调整为 32位。 SXM＝ 0（不符号扩展），若值大于 7FFFFFFFH，取 7FFFFFFFH；若 SXM＝ 1（符号扩展），若值大于湖南人文科技学院（毕业论文） 16 7FFFFFFFH，取 7FFFFFFFH，若值小于 80000000H，取 80000000H。 3） 调整后数据存 入数据空间。 4） 在调整过程中，累加器中数据不改变。 累加器中数据存储， AH 和 AL部分比较好办，采用 STH， STL 和 STLM 即可完成。 要存储 AG中的内容，则需要采用间接方式，如累加器 A中内容为 0FF 4321 1234H，要存储 AG部分内容至 TEMP 存储器中，可用“ STH A，－ 8， TEMP”指令来完成， TEMP＝ FF43H。 在片外围电路 1) 软件可编程等待状态发生器 . 2) 可编程分区转化逻辑电路 . 3) 带有内部振荡器或用外部时钟的片内锁相环时钟发生器 . 4) 全双工串行口 ,支持 8 位或 16位 传送 . 5) 时分多路串行口 . 6) 缓冲串行口 7) 16 位可编程定时器 . 8) 8 位并行主机接口 . 9) 外部总线关断控制 ,以断开外部的数据总线 ,地址总线和控制信号 . 10)数据总线具有总线保持器特性 . C54x 提供的几类寻址方式 C54X 提供了下面 5种寻址方式：立即数寻址， 寄存器寻址 ，累加器寻址，直接寻址，间 接寻址 寻址 湖南人文科技学院（毕业论文） 17 操作数作为指令的一部分而直接写在指令中，这种操作数称为立即数，这种寻址方式也就称为立即数寻址方式。 立即数可以是 8 位、 16 位或 32 位，该数值紧跟在操作码之后。 如果立即数为 16 位或 32 位，那么，它 将按 “高高低低 ”的原则进行存储。 例如： MOV AH, 80H ADD AX, 1234H MOV ECX, 123456H MOV B1, 12H MOV W1, 3456H ADD D1, 32123456H 立即数寻址方式通常用于对通用寄存器或内存单元赋初值 指令所要的操作数已存储在某寄存器中，或把目标操作数存入寄存器。 把在指令中指出所使用寄存器 (即：寄存器的助忆符 )的寻址方式称为寄存器寻址方式。