基于fpga的高速usb通信接口的设计-开题报告内容摘要：
51编写并调试 ； 4. 编写下位机（ FPGA）端 VHDL或 Verilog控制代码实现 ； ； （二）主要设计思想及工作流程： ： 系统结构 如图所示 , CY7C68013用于 FPGA 和 PC间的数据传输。 系统的下位机程序设计主要包括： FIFO的写操作、指令解析等，框图如下图所示： VHDL代码（下位机程序）主要 FIFO的写操作。 从属 FIFO模式下，主要有同步和异步读写操作两种方式。 它们的不同之处在于参照的时钟不同，同步模式下，系统 SLRD/SLWR有效时，读 写 FIFO操作受 IFCLK电平的跳变沿控制；异步模式下，读写操作只受 SLRD/SLWR电平的跳变控制，与 IFCLK无关。 本系统工作在同步模式，并采用外部控制时钟，下面就主要介绍同步 Slave FIFO写操作（参考文献【 1】）。 同步写操作 同步 Slave FIFO写的标准时序如下： IDLE：当写事件发生时，进状态 1； 状态 1：使 FIFOADR[1:0]指向 IN FIFO，进状态 2； 状态 2：如 FIFO满，在本状态等待，否则进状态 3； 状态 3：驱动数据到数据线上，使 SLWR有效，持续一个 IFCLK周期，进状态 4； 状态 4：如需传输更多的数，进状态 2，否则进状态 IDLE。 状态跳转示意图如下： data control data control data control data control 外设 (FPGA) FPGA 内部 FIFO 缓冲 用户逻辑 其他 逻辑 FIFO 读控制 控制器芯片CY7C68013 应用程序（ PC 机） FPGA 启 动状 态 1状 态 2满状 态 3状 态 4完 成 同步 FIFO写操作时序图 同步 Slave FIFO写的标准连接图如下图所示： 3. 固件程序的设计 固件编程就是对 USB设备的各类寄存器进行配置。 固件程序是指运行在设备 CPU中的程序，只有在固件程序运行时，外设才称之为具有给定功能的外部设备。 没有固件的参与和控制，硬件设备只是芯片的简单堆砌，不可能完成预期的功能，固件要完成以下主要的工作（参考 文献【 2】）： (1) 初始化工作； (2) 辅助硬件完成。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。