平行四边形的性质与判定内容摘要:
176。 , ∵∠ EAC= 25176。 , ∴∠ BAC= 85176。 ,∵ △ ABC≌ △ EAD, ∴∠ AED= ∠ BAC= 85176。 6. 如图 , 在 ▱ABCD中 , E是 BC的中点 , AE= 9, BD= 12, AD= 10. (1)求证: AE⊥ BD; (2)求 ▱ABCD的面积 . 解: ( 1) 过点 D 作 DF ∥ AE 交 BC 的延 长线于点 F , ∵ AD ∥ BC , ∴四 边形 AEFD 为平行四边形 , ∴ EF = AD = 10 , DF = AE = 9 , ∵ E 是 BC的中 点 , ∴ BF =12AD + AD = 15 , ∴ BD2+ DF2= 122+ 92= 225 = BF2,∴∠ BD F = 90176。 ,即 BD ⊥ DF , ∵ AE ∥ DF , ∴ AE ⊥ BD ( 2) 过点 D 作DM ⊥ BF 于 点 M , ∵ B D DF = BF DM , ∴ DM =9 1215=365, ∴ S▱ ABCD=BC DM = 72 二 、 平行四边形的判定 【 例 2】 如图 , 已知 AB∥ CD, BE⊥ AD, 垂足为点 E, CF⊥ AD, 垂足为点 F, 并且 AE= :四边形 BECF是平行四边形 . 分析:可通过证 BE綊 CF来得到结论 . 解: ∵ BE⊥ AD, CF⊥ AD, ∴∠ AEB= ∠ DFC= 901。平行四边形的性质与判定
相关推荐
最有发展前途的调速方式,其重要性日益得到世界各国的重视。 在世界能源紧缺的今天,开展变频调速技术的研究,推广其应用,有着非常重大的现实意义和巨大的经济效益及社会效益。 变频调速技术的发展概况 20 世纪 60 年代以前,直流调速一直以控制能力强、可靠性高、噪声低、控制电路简单等一系列优良的性能在传动领域中占据着主导地位。 但是随着社会生产力及技术的不断发展,直流传动的薄弱环节逐步显示出来。
51编写并调试 ; 4. 编写下位机( FPGA)端 VHDL或 Verilog控制代码实现 ; ; (二)主要设计思想及工作流程: : 系统结构 如图所示 , CY7C68013用于 FPGA 和 PC间的数据传输。 系统的下位机程序设计主要包括: FIFO的写操作、指令解析等,框图如下图所示: VHDL代码(下位机程序)主要 FIFO的写操作。 从属 FIFO模式下
DPLL 结构及工作 原理 全数字锁相环路 (DPLL)的基本结构如图 1 所示。 主要由鉴相器 DPD、数字环路滤波器 DLF、脉冲加减电路 (数控振荡器 DCO)和分频器 (可控变模 N)四部分构成。 脉冲加减电路的时钟分别为 2Nfc,fc 为环路中心频率。 DPLL 是一种相位反馈控制系统。 它根据输入信号 fin 与本地恢复时钟 fout 之间的相位误差 (超前还是滞后
IC 技术融合的结果,涵盖了实时化数字信号处理技术、高速数据收发器、复杂计算以及嵌入式系统设计技术的全部内容。 赛灵思和 Altera 也推出了相应 SOCFPGA 产品,制造工艺达到 65nm ,系统门数也基于 FPGA 的音乐流水灯设计 4 超过百万门。 并且,这一阶段的逻辑器件内嵌了硬核 高速乘法器、 Gbits 差分串行接口、时钟频率高达 500MHz 的 PowerPC™ 微处理器
等于占空比寄存器中的值时, pwm out 输出低电平,否则输出高电平。 PWM 的周期设定寄存器来设置pwm_out 的信号周期.当前计数器的值等于周期设定寄存器中设定的值时产生一个复位信号来清除计数器中的值。 使能控制寄存器能使时钟信号有效或无效,从而控兰州工业学院毕业(论文) 慕龊 慕龊 慕龊 15 慕龊 制计数器是否工作,进而控制 pwm_out是否保持当前状态不变。 PWM生成
0)。 MING: OUT STD_LOGIC)。 END FENGMING。 ARCHITECTURE BHV OF FENGMING IS SIGNAL ING : STD_LOGIC。 BEGIN PROCESS (BCD) BEGIN IF BCD=0000000000000000 THEN ING=39。 139。 ELSE IF BCD=0001000000000000 THEN