基于fpga的四相步进电机细分控制电路设计

基于fpga的四相步进电机细分控制电路设计内容摘要：

有多个稳定的中间电流状态。 如 图 22 所示为 四 相 八 拍四细分时各相电流波形 , 各相电流均以最大电流值的 1/4 上升和下降。 与单双 八 拍方式相比 ,α值从 2 增加到 8, 步距角 θ b 为 四 相 八 拍运行方式时的 1/4。 所以步进电机细分驱动的关键在于控制电机各相励磁绕组中的电流大小及其稳定性。 而 如图 22 所示 我们可以分析得各相电流是以 1/4 的步距上升或者下降的，而在两相 Ta、 Tb中间再次插入了七个稳定的中间状态，原来每一步所转过的角度将经由八部完成，实现了步距角的八细分。 图 22 四相步进电机八细分电流 波形 改变步进电机相电流通常采用电流矢量恒幅均匀旋转的细分方法来实现 , 即同时改变两相电流 iA 和 iB 的大小 , 使电流合成矢量等幅均匀旋转。 iA 和 iB 的变化曲线可描述为 : iA= imcosx iB= imsinx 四 相步进电机八细分时的各相电流是以 1/4 的步距上升或下降的 , 在两相稳定的中间状态 , 原来一步所转过的角度将由八步完成 , 实现了步距角的八细分。 河北大学工商学院 2020届本科毕业生论文 5 步进电机的驱动是靠着给步进电机的各相励磁绕组轮流通过电流，实现步进电机内部磁场合成方向的变化来转动步进电机。 设置矢量 Ta、 Tb、 Tc、 Td 为 四相步进电机的励磁绕组分别通电的时候产生的磁场矢量： Tab、 Tbc、 Tcd、 Tda 是步进电机种 AB、 BC、 CD、DA两相同时通电而产生的合成磁场矢量。 每当步进电机内部磁场 产生这样的变化： TA→ TB→ TC→ TD，即磁场产生了旋转，步进电机的步距角计数公式可以表示为：；公式中参数为步进电机的转子齿数；而参数：为步进电机运行时相邻稳定磁场之间的夹角。 以上分析可知，步进电机细分控制实际上是通过对步进电机定子绕组电流的控制，来达到使步进电机每步的合成磁场按某种要求变化，从而完成对步进电机步距角细分的目的。 在普遍情况 下，不仅地阿基旋转力矩的大小和步距角的大小是由合成磁场矢量决定的。 均匀细分是最佳的细分方式，却要想完成对步进电机的恒力矩均匀的细分控制的实现，必须合理的对电机绕组中的电流控制使步进电机内部合成的磁场幅值恒定，且每个进给买成引发的合成磁场的角度变化也要均匀。 步进电机细分驱动的研究现状 步进电机的细分驱动技术在实践中得到了广泛的应用，且技术上获得了很大的发展。 实践证明，步进电机细分驱动技术可以提高步进运行的平稳性，增加控制的灵活性等等。 国内外研究步进电机细分驱动的文献非常丰富，分别对细分数、均匀步距、 低噪音、低震动、抗干扰等方面进行研究，总结这些研究，可得到一下特点： （ 1）必须产生 真实的给定细分的电压波形，并且一般性采用可逆循环计数器对 EPROM 存储器进行寻址，再经 D/A 转换器之后输出，理应模拟期间进行输出的调节。 反馈电流的测量全部采用霍尔传感器。 离线计算出步进电机励磁状态转换表，得到所需的唤醒分配器输出状态表后存入 EPROM 中。 该模式实际上是一种软硬结合的技术，通过 编辑 EPROM 存储器的软件即可实现不同细分波形的输出。 （ 2）因为步进电机的电子转子转角与电机绕组电流之间的非线性关系，是很难精确的进行 计算的，所以一般采用相似的方法。 想要 得到近似均匀步距的细分波形 ，一般采用以下三种方法：数值插值法，近似波形法，曲线拟合法。 之后在进一步的实验修正下达到近似均匀的步距。 （ 3）步进电机细分驱动电路的下一个特点是通用性较弱，各个研究单位基于机型开发不同和不同的目标 和机型开发不同的细分驱动电路，他们普遍具有较强的专用性，基于功率、微步距、噪音的指标等参数的不用，要求驱动电路也不能“兼容 ”。 且一点电机的型号、应用指标发生了改变，驱动系统必须重新设计。 接口标准不统一，通用性也进一步的降低。 通过以上的分析 ，步进电机细 分驱动电路已经日渐趋于成熟，但是目前细分驱动器的设计仍然有不少缺陷： （ 1）使用的期间很多，使调试复杂化，占用很大的系统空间，且抗干扰能力不足。 （ 2）励磁状态转换表的修正相当繁琐，使得在线调节很难实现。 （ 3）控制单元通常采用单片机，可靠性和相应速度低。 河北大学工商学院 2020届本科毕业生论文 6 （ 4） 在体积重量方面没有优势，能源利用率低。 （ 5）超过负载时会破坏同步，高速工作会发出振动和噪声。 河北大学工商学院 2020届本科毕业生论文 7 3 步进电机细分驱动系统的软件设计 FPGA 现场可编程门阵列 FPGA 结构 现场可编程门阵列 FPGA 器件于 1985 年由 Xilinx 公司推出，它是一种新型的高密度PLD。 它的结构一般分为三个部分，可编程逻辑模块、可编程 110 模块和可编程内部互联区 IRO， FPGA 的结构与门阵列 PLD 是不相同的，其内部由许多独立的可编程逻辑单元组成，可编程逻辑单元是 FPGA 芯片实现逻辑的最基本结构，其之间能够灵活的相互连接。 可编程逻辑单元的功能非常强大，步进可以完成逻辑函数的实现，还可以实现 RAM等复杂形式的配置。 配饰数据是存放在熔丝图或者片内的 SRAM 上的，基于 SRAM 的 FPGA 期间工作前需要从芯片的外部对配置数据进行加载。 配置数据可以存储在计算机或者片外的 EPROM 上，设计人员可以对加载过程进行控制，并对期间的逻辑功能进行控制，在现场对期间的逻辑功能进行修改，即为所谓的现场可编程。 FPGA 的基本结构形式，由一个用于存放编程数据的静态存储器和三种可编程单元组成。 上述三种可编程单元分别是： I/O Block（输入 /输出模块） ,LE（逻辑单元）和互连资源，它们的工作状态全都设定于数据存储器中。 而对于 FPGA 为迎 合未来的发展，它即将迎接的挑战为： （ 1） 系统芯片时代的来临，要求 FPGA 向着密度更高，速度更快，频带更宽的数百门超大规模发展。 （ 2） 为了方便用户设计和对于特殊功能的应用，就要向标准功能模块或嵌入功能发展。 （ 3） 低压，低功耗的绿色原件以迎合全球环保潮流。 同时，涌现出数模混合可编程阵列，模拟可编程阵列，动态可重构阵列期间等新概念。 现场集成的编程方式 应用设计现场可编程集成电路，针对具体目标，需要不同的编程方式来完成目标数字系统下载的实现。 根据器件结构的不同，目前有三种下载方式。 在线系统可编程技术。 具有 ISP 功能的期间，没有下载时专门的编程器，芯片可直接在已制成的系统中进行编成数据下载。 ISP 技术使系统设计和制造更加灵活。 目前大多数芯片均采用编程技术。 在线系统可重配置技术 ISR。 具备 ISR功能的器件可直接在印制电路板上通过数据或者在目标系统种下载电缆配置和重新配置，不需要专门的编程器。 因为 ISR期间是基于SRAM 的编程技术，所以系统掉电后，会丢失芯片的编程信息。 一次性编程技术。 一旦编程就不能发生改变，这种编程技术的 FPGA 应用的工艺为反熔丝制造，比较适合高可靠低功耗的使用场合。 FPGA 设计总体流程 河北大学工商学院 2020届本科毕业生论文 8 图 31 FPGA设计总体流程图 现场可编程门阵列的总体流程图 如 图 31所示 ，在电路设计并输入后，进行仿真，如果仿真成功则 对其编程进行综合性的优化和判断，并对其原理和优化过程进行探究，之后开始 电路设计与输入 综合优化 综合仿真是否正确 实现过程 布局布线后时序仿真与验证 加载配置在线调节 是否为实现问题 Y Y Y N N N 河北大学工商学院 2020届本科毕业生论文 9 对程序进行实现与布线，而后实现最终的配置加载和在线的调节。 VHDL VHDL 语言是告诉集成电路的硬件描述语言，可以抽象的对电路行为和结构进行描述，支持逻辑设计中范围和层次的描述，能够借用高级语言精巧的结构对电路的行为描述进行简化，并 具有对电路仿真与验证机制保证正确性的能力。 VHDL 语言的编写 在用 VHDL 进行电路设计前，首先要由逻辑电路基础， VHDL 编程语言与其他软件语言是不。