基于fpga的spwm波形发生器

基于fpga的spwm波形发生器内容摘要：

SPWM 的理论依据实际是时间平均等效原理。 图 1 SPWM产生原理图 可以证明 , 当脉冲数足够多时 , 可以认为逆变器输出电压的基波幅值和调制波幅值是相等的 , 即 SPWM逆变器输出的脉冲波的基波幅值就是调制时要求的等效 正弦波。 2 SPWM波形控制器设计 系统由直接频率生成器产生低频正弦信号 , 然后与三角波进行高速比较而产生 SPWM。 2. 1 系统构图 SPWM 波形发生器 (设开关频率 =10KHz)。 第 4 页 频 率生 成正 弦 波三 角 波比 较S P W M波 形生 成D D S 图 2 SPWM 波形控制器结构框图。 2. 2 SPWM波形产生设计 SPWM 波是根据三角载波与正弦调制波的交点而得到的一系列脉冲 , 其幅度不变而宽度按正弦规律变化。 利用 FPGA 生成 SPWM 信号 , 需要将数字三角载波数据与正弦调制波数据进行实时比较。 当三角波计数器数据比正弦调 制波数据大时 , 输出 1。 当三角波计数器数据比正弦调制波数据小时 , 输出 0。 由此可以产生宽度按正弦变化但幅度不变的 SPWM信号。 图 3 SPWM模块的原理图 3 各个模块 及其 程序 图 4 分频 模块 分频 模块 程序 ： SPWM 波形发生器 (设开关频率 =10KHz)。 第 5 页 library ieee。 use。 use。 use。 entity fenpin IS port(clk:in std_logic。 n:in std_logic_vector(8 downto 0)。 clkout:out std_logic)。 end fenpin。 architecture rtl of fenpin is signal t:std_logic_vector(8 downto 0)。 signal nt ,n1: std_logic_vector(8 downto 0)。 begin n1=n1。 nt=39。 039。 amp。 n(8 downto 1)。 Process(n,clk) begin if clk39。 event and clk=39。 139。 then if t=n1 then t=000000000。 else t=t+1。 end if。 if tnt then clkout=39。 039。 else clkout=39。 139。 end if。 e。