基于eda音乐播放器的设计内容摘要:
if t81100100 then t8:=t8+1。 fs=39。 039。 elsif t811001000 then t8:=t8+1。 fs=39。 139。 else t8:=00000000。 end if。 end if。 end process。 8 process(clk,a) variable t:std_logic_vector(2 downto 0)。 begin if clk39。 event and clk=39。 139。 then if t=111then t:=011。 a=39。 139。 else t:=t+1。 a=39。 039。 end if。 end if。 if a39。 event and a=39。 139。 then c=not c。 if c=39。 139。 then f=39。 139。 else f=39。 039。 end if。 end if。 f12=f。 end process。 process(clk,a2) variable :std_logic_vector(22 downto 0)。 begin if clk39。 event and clk=39。 139。 then if =10111110101111000010000then :=01011111010111100001000。 a2=39。 139。 else :=+1。 a=39。 039。 end if。 end if。 if a239。 event and a2=39。 139。 then c2=not c2。 if c2=39。 139。 then f2=39。 139。 else f2=39。 039。 end if。 end if。 f8=f。 end process。 end。 fp 模块将 50MHz 的频率分为所需要的频率。 预置数模块 library ieee。 use。 9 entity toaba is port(index:in std_logic_vector(3 downto 0)。 tone:out std_logic_vector(10 downto 0))。 end。 architecture one of toaba is signal code:out std_logic_vector(3 downto 0)。 signal high:out std_logic。 begin search:process(index) begin case index is when0000=tone=11111111111。 code=0000。 high=39。 039。 when0001=tone=01100000101。 code=0001。 high=39。 039。 when0010=tone=01110010000。 code=0010。 high=39。 039。 when0011=tone=10000001100。 code=0011。 high=39。 039。 when0101=tone=10010101101。 code=0101。 high=39。 039。 when0110=tone=10100001010。 code=0110。 high=39。 039。 when0111=tone=10101011100。 code=0111。 high=39。 039。 when1000=tone=10110000010。 code=0001。 high=39。 139。 when1001=tone=10111001000。 code=0010。 high=39。 139。 when1010=tone=11000000110。 code=0011。 high=39。 139。 when1100=tone=11001010110。 code=0101。 high=39。 139。 when1101=tone=11010000100。 code=0110。 high=39。 139。 when1111=tone=11011000000。 code=0001。 high=39。 139。 when others=null。 end case。 end process。 end。 模块 toaba 的功能首先是为 speakera 提供决定音符发音的分频预置数,而此数在speakera 输入口停留时间即为此音符的节拍值。 模块 toaba 是乐曲简谱码对应的分频预置数查表电路,其中设置了《梁祝》乐曲全部音符所对应的分频预置数,共 13 个,每一个音符的停留时间由音乐节拍和音调发生器模块 notetabs 的 clk 输入频率决定,在此时为 4HZ。 每一个计数值停留时间为 秒,恰为当全音符为 1 秒时,四四拍的 4 分音符持续时间。 这 13 个值的输出由对应于 toaba 的 4 位输入值 index[3..0]确定,而 index[3..0]最多有 16种选择。 输向 toaba 中 index[3..0]的值 toneindex[3..0]的输出值与持续的时间由模块notetabs 决定。 音频模块 library ieee。 use。 use。 entity speakera is port(clk:in std_logic。 tone:in std_logic_vector(10 downto 0)。 10 spks:out std_logic)。 end。 architecture one of speakera is signal preclk,fullspks:std_logic。 begin divideclk:process(clk) variable count4:std_logic_vector(3 downto 0)。 begin preclk=39。 039。 if count411 then preclk=39。 139。 count4:=0000。 elsif clk39。 event and c。基于eda音乐播放器的设计
相关推荐
物流综合运输、物流信息技术、企业物流管理、物流仓储、 物流及 货运场站规划、物流环境分析等;南开大学现代物流中心的研究涉及物流产业政 策、区域物流规划、物流信息系统、物流系统优化、物流核算体系及绩效评价、 物流服务管理和供应链管理等领域;同济大学的研究涉及物流信息系统规划、设 计、开发与维护以及企业物流的设计、管理与运作、供应链管理、物流企业的经 营管理、国际物流管理等
ELSE c2 = c2+39。 139。 END IF。 ELSE c1= c1+39。 139。 4 END IF。 ELSE 超过 20 公里,每公里 IF (c0 = 0101 AND c1 = 1000) OR c1 = 1001 THEN 等于 ,累加得 IF c1 = 1001 AND c0 = 0101 THEN c0 = 0000。 c1 = 0001。 等于 ,累加得
这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。 使用 VHDL 设计系统方法是自顶向下的系统设计方法,在设计过程中,首第二章 概述 6 先是从整体上对系统设计作详细的规划,然后完成电路系统功能行为方面的设计。 其设计流程如图 : 图 VHDL 工程设计流程 随着 EDA 技术的发展,使用硬件语言设计 FPGA 成为一种趋势。 借用MAXPLUSII或 QuartusII
D2 D3顺序循环点亮灯灭1 1临时刹车所有的尾灯随时钟CP同时闪烁.设计总体框图 由于汽车左转弯时,三个灯循环点亮,所以用三进制计数器控制译码电路顺序输出低电平,经过与非门输出高电平,从而控制尾灯按要求点亮。 由此得出在每种运行状态下,各指示灯与各给定条件(SSCP、QQ2)的关系,即逻辑功能表如表2所示(表中0表示灯灭状态,1表示灯亮状态)。 表2
39。 b000001010000:origin=12556。 中音 5的分预置数 39。 b000000110000:origin=11831。 中音 6的分预置数 39。 b000000100000:origin=11272。 中音 2的分预置数 13 39。 b000000010000:origin=10647。 中音 1的分预置数 39。 b000100000000
3. reset= 0clk 为上升沿触发且 hold= 0 如果 clk_flash 1 且 flash_addr 01and flash 1则 t= 01XXXXXXXXXXt_flash dins xor t否则 t_flash dins 4. reset= 0clk 为上升沿触发且 hold= 0 如果 clk_flash 1 且 flash_addr 11 and flash 1 则