基于eda技术交通信号灯设计内容摘要:
3. reset= 0clk 为上升沿触发且 hold= 0 如果 clk_flash 1 且 flash_addr 01and flash 1则 t= 01XXXXXXXXXXt_flash dins xor t否则 t_flash dins 4. reset= 0clk 为上升沿触发且 hold= 0 如果 clk_flash 1 且 flash_addr 11 and flash 1 则 t 01XXXXXXXXXX t_flash dins xor t 否则t_flash dins 消振模块设计 1 原理及功能 交通灯出现紧急情况或需要交 通人员进行手动控制时需要手动操作按键由于按键被按下和按键弹起时都有抖动造成控制器采集到多个信号信息使得计数器产生一些误操作控制器误判概率增加 消振功能模块通过采用延时响应原理来消除抖动和误操作模块利用方波上升延采集信号当采集到信号时进行计数计数直到设定值时系统才认为此信号为有用信息进行响应输出控制信号否则屏蔽掉此信号不响应执行输出 [8] 在本模块中有五个输入端 resetr 是内部初始化信号当模块采集到初始化信号时置零内部信号 clkr 是模块时钟信号其它三个是手动按键输入端手动转化控制按钮 a_mr 手动转换按钮 h_buttonr 紧急情况禁止按钮 holdr 模块采用clkr1KHZ 的方波作为时钟信号模块每 1um 采集一次信息当采集到十个上升延时响应操作输出一个 1um 的控制信号 主要程序如下 elsif clkrevent and clkr 1 then ―― 1khz 的时钟信号 if holdr 1 then --采集到手动信息 if t2 0111 then ――计数判断 t2 0000 hoq 1 else t2 t21 ――加计数 hoq 0 end if end if 2 时序仿真 图 27 消震模块时序仿真波形 时序仿真说明 1. resetr= 1 则 t1t2t3 清零 2. resetr 0clk 为上升沿触发当 holdr= 1 时 t1 的值大于等于 10 时则清零 t1 令 hoq= 1 否则 t1 加一 hoq= 0 不变 3. resetr= 0clk 为上升沿触发当 a_mr= 1 时 t2 的值大于等于 10 时则清零 t2 令 aq= 1 否则 t2 加一 aq= 0 不变 4. resetr= 0clk 为上升沿触发当 h_buttonr= 1 时 t3 的值大于等于 10时则清零 t3 令 hq= 1 否则 t2 加一 hq= 0 不变 译码器设计 71 原理及功能 用来实现将二进制码或二十进制码译成一组与输入代码一一对应的高低电平信号的电路就是译码器它是一个多输入多输出电路它的输入是二进制代码或二十进制代码输出是代码所代表的字符本设计中采用七段显示译码器来显示交通灯上的倒记时 2 时序仿真 图 28 译码器模块时序仿真波形 总体电路设计 电路由从总体上是由各个功能的电路模块组成通 过元件例化语句调用低层次的当前设计实体 程序见附录 P9 图 29 总体电路的时序仿真波形 24 实验平台的引脚配置及下载测试 实验平台介绍 1 实验系统主板提供的基本功能说明 15 个按键即九个琴键按键按住琴键对应输出指示的红色二极管亮 表示输出高电平松开琴键对应输出指示的红色二极管灭表示输出为低电平五个电平按键按下键对应输出指示的红色二极管亮表示输出高电平再按下键对应输出指示的红色二极管灭表示输出为低电平一个脉冲模式按键当按下此按键对应输出 20ms 的脉冲电平各按键均已用软件消抖 8 个共阴 数码管其中 7 个作为数码显示用显示采用扫描和自动灭零技 术当输入的四位二进制数大于 1001 时灭灯通过跳线选择供 CPLDFPGA 或单片机使用 6 个共阴数码管其中 6 个作为数码显示用自动灭零技术当输入的四 位二进制数大于 1001 时灭灯直接与 CPLDFPGA 连接用户直接提供 6 个数码管的 4 位 BCD 码输入共 24 位 8 个发光二极管输入高电平时二极管发亮 4组时钟输入时钟频率从 50MHz 到 2Hz 即 CLK1 CLK2 CLK3CLK4 其中任何一组只能用一个跳线帽接通时钟信号结 对不能在一组上插两个或两个以上的跳线帽接通两个以上的时钟一个蜂鸣器和一个喇叭由跳线 K1 接通一个串行通信接口通过跳线选择供 CPLDFPGA 或单片机使用 电源输入电压交流 220V10V 电源输出电压 5V2A 和 12V05A5V 的地和 12V 地 2 跳线说明 Jump1 12 对 XILINX 的 CPLDFPGA 进行配置 34 对 LATTICE 的 CPLD 进行 配置 56 对 ALTERA 的 CPLDFPGA 进行配置 78 对 89S5X 进行配置 表 22 Jump1 端口配置 7 5 3 1 8 6 4 2 Jump2 2457 单片机串口与 RS232 的 端口相连 1368CPLDFPGA 串行信号与 RS232 端口相连 1278 单片机与 CPLDFPGA 的串口对连 表 23 Jump2 端口配置 2 4 6 8 1 3 5 7 Jump3 12 提供 USB 外设的电源 表 24 Jump3 端口配置 1 2 Jump4 12 选通 AS0809 23 停用 0809 表 25 Jump4 端口配置 1 2 3 Jump5 12 选通 AD0832 34 停用 0832 表 26 Jump5 端口配置 1 2 3 MCU JP1 全接 左由 CPLDFPGA 控制扫描数码管显示 全接右由单片机控制扫描数码管显示 MCU JP2 按下单片机下载状态 弹上单片机运行状态 MCU JP3 全接左使用 IIC 端口连接 全接右使用扫描键盘 MCU JP4 全接左由 CPLDFPGA 控制步进电机驱动信号 全接右由单片机控制步进电机驱动信号 ALTERA 公司的 EP1K30 芯片的 下载实验板的引脚分配 表 22 下载实验板 1K30 的 引脚与实验系统的连接关 系 [9] 功能 脚号 功能 脚号 功能 脚号 功能 脚号 Clk1 55 A1 低 118 SL AD 95 双口 RAM Clk2 54 B1 121 R AD 92 Clk3 59 C1 120 EN AD 91 CE 113 Clk4 56 D1 高 128 D7 AD 82 WR 112 蜂鸣器 64 A2 122 D6 AD 81 RD 111 喇叭 65 B2 131 D5 AD 86 D7 96 琴键 1 44 C2 130 D4AD 83 D6 98 琴键 2 46 D2 133 D3AD 88 D5 97 琴键 3 47 A3 132 D2AD 87 D4 100 琴键 4 48 B3 136 D1AD 90 D3 99 琴键 5 49 C3 135 D0AD 89 D2 102 琴键 6 51 D3 138 WRAD 67 D1 101 琴键 7 60 A4 137 D7AD 80 D0 110 琴键 8 62 B4 141 D6AD 79 A10 109 琴键 9 63 C4 140 D5AD 78 VGA 电平 1 37 D4 143 D4AD 73 RED1 19 电平 2 38 A5 142 D3AD 72 RED0 20 电平 3 39 B5 7 D2AD 70 GRN1 22 电平 4 41 C5 144 D1AD 69 GRN0 21 电平 5 42 D5 9 D0AD 68 BLU1 26 脉冲 43 A6 8 RxD 29 BLU0 23 LED 8 18 B6 11 TxD 30 VG13 28 LED7 14 C6 10 PS1 32 VG14 27 LED6 17 D6 13 PS5 31 LED5 12 LED2 117 T1 LED4 119 LED1 114 LED3 116 引脚配置及下载测试 按表 22 可对管脚重新分配和定位进行硬件测试为后面的器件下载和硬件实现提供保障管脚配置定位如图 210 所示 图 210 管脚的配置定位 3 交通灯的硬件实现 31 显示实现 本设计中要求实现两个方面的显示即各个路口的时间和指示灯的状态对于路口时间显示可以采用 LED七段数码管实现方向指示可以采用 LED点阵显示器来实现 LED 七段数码管有共阴极和共阳极两种接法本设计电路中采用共阴极数码管即把七段数码 管内的所有发光二极管的阴极都接地时数码管才能被点亮 LED点阵显示器亦称 LED矩阵板以发光二极管为象素按行与列顺序显示彩色 LED显示以三色二极管作为象素点来显示红光绿光澄光复合光红灯和绿灯同时亮它们分别代表交通灯控制电路中的红灯绿灯和黄灯三个指示灯此外在设计电路时在七段数码管和点阵显示器的每一段串联 510Ω的电阻以限制流经每一段的电流否则电流太大容易烧毁发光二极管 [10] 32 芯片的实现 该设计采用的是 EP1K30TC1443 芯片首先对通过对各个模块的编译和排错形成工程文件然后进行编译设置成工程编译综合到 仿真测试通过后以备后用最后将顶层文件设置为工程统一处理这时顶层文件会自动根据元件例化语句调用底层编译好的设计文件在设定好顶层文件后底层设计好的文件元件型号和引脚锁定信息会自动失效元件型号的选定和引脚锁定情况始终以工程文件顶层文件的设定为准同样仿真结果也是针对工程文件的所以在对最后的顶层文件处理时仍然应该对它重新设定元件型号和引脚锁定 图 211 内部控制芯片的连接 33 外围电路的实现 根据交通灯系统的控制要求所示为本系统的硬件电路图该电路包含了 1 个CPLD 芯片个七段 LED 数码显示器个分别表示各个方向上的红 黄绿灯以及相应的限流电阻 PLUS II 软件操作平台等相关技术很不大了解的状态我开始了独立的学习和试验查看相关的资料和书籍让自己头脑中模糊的概念逐渐清晰使自己对硬件描述语言 VHDL 应用系统 PLUS II 软件系统的设计流程每一次改进都是我学习的收获 EDA技术是一种实现电子系统或电子产品自动化设计的技术它是为了适应现代电子产品设计的要求伴随着计算机集成电路电子系统设计的发展吸收众多学科的成果而逐步形成的一门新技术在本设计中主要实现了在十字路口交通灯的灯色变化和计时变化通过 VHDL 语言编译软件程序在 PLUS II 软件平台上进行 VHDL 代码设计目标器件选择编译仿真引脚配置编程下载硬件测试对交通灯的设计进行现实模拟仿真通过波形图分析电路这样做可实现模拟运行出错时可随时修改而且。基于eda技术交通信号灯设计
相关推荐
39。 b000001010000:origin=12556。 中音 5的分预置数 39。 b000000110000:origin=11831。 中音 6的分预置数 39。 b000000100000:origin=11272。 中音 2的分预置数 13 39。 b000000010000:origin=10647。 中音 1的分预置数 39。 b000100000000
D2 D3顺序循环点亮灯灭1 1临时刹车所有的尾灯随时钟CP同时闪烁.设计总体框图 由于汽车左转弯时,三个灯循环点亮,所以用三进制计数器控制译码电路顺序输出低电平,经过与非门输出高电平,从而控制尾灯按要求点亮。 由此得出在每种运行状态下,各指示灯与各给定条件(SSCP、QQ2)的关系,即逻辑功能表如表2所示(表中0表示灯灭状态,1表示灯亮状态)。 表2
if t81100100 then t8:=t8+1。 fs=39。 039。 elsif t811001000 then t8:=t8+1。 fs=39。 139。 else t8:=00000000。 end if。 end if。 end process。 8 process(clk,a) variable t:std_logic_vector(2 downto 0)。 begin if
有64路独立通道的增强型直接内存访问控制器(EDMA); 1个数据管理输入/输出模块(MDIO); 1个I2C总线模块; 3个32位通用定时器; 1个符合IEEE。 L1高速缓存16kBC64xDSP内核SDRAML2高速缓冲存储器 256kB增强型的DMA控制器视频端口0L1数据缓冲区16kB视频端口2视频端口1MCASP10/100Mbit/s 以太网66MHz PCIEMIF
AD73360 有四种输入方式,分别为差分直流耦合方式、差分交流耦合方式、单端直流耦合和单端交流耦合方式。 本装置选用差分直流耦合方式输入。 由于输入信号经霍尔电流、电压传感器后输出为电流信号,需经过信号调理单元转换成合适的电压信号后才能送给 AD76630 采样。 由于 AD73360 采用的是Σ Δ A/D 转换原理,具有优良的内置抗混叠性能,因此不需要高阶的抗混叠滤波单元
SEDEVICEDRIVER(GPD), GPD 提供 TUSB 标准设备请求和数据传输的用户模式接口,可以直接用来开发上层应用程序,加快开发进度。 应用程序工作于用户模式,用户模式可以访问文件,处理数 据,人机交互,不过必须借助设备驱动程序来访问硬件。 对于 EZUSBFXZ 而言,所有用户模式通过 I/O control 调用来访问 EZUSB的 GPD。 每一个连接到主机的 EZUSB