基于dsp的液晶显示接口设计

基于dsp的液晶显示接口设计内容摘要：

进入点设定 0 0 0 0 0 0 0 1 I/D S 指定在数据的读取与写入时，设定游标的移动方向及指定显示的移位 游标或显示移位控制 0 0 0 0 0 1 S/C R/L X X 设定游标的移动与显示的移位控制位；这个指令不改变DDRAM 的内容 功能设定 0 0 0 0 1 DL X RE X X DL=0/1:4/8 位数据 RE=1：扩充指令操作 RE=0：基本指令操作 设定 CGRAM地址 0 0 0 1 AC5 AC4 AC3 AC2 AC1 AC0 设定 CGRAM 地址 设定DDRAM地址 0 0 1 0 AC5 AC4 AC3 AC2 AC1 AC0 设定 DDRAM 地址（显示位址） 第一行： 80H— 87H 第二行： 90— 97H 读取忙标志和地址 0 1 BF AC6 AC5 AC4 AC3 AC2 AC1 AC0 读取忙标志（ BF）可以确认内部动作是否完成，同时可以读出地址计数器的值 写数据到 RAM 1 0 数据 将数据 D7— D0 写入到内部的 RAM（ DDRAM/CGRAM/IRAM/ GRAM） 读出RAM 的值 1 1 数据 从内部 RAM读取数据 D7—D0（ DDRAM/CGRAM/IRAM/GRAM） 中北大学 08 届毕业设计说明书 第 17 页 共 40 页 指令表 2：（ RE=1：扩充指令） 设定绘图RAM 地址 0 0 1 0 AC6 0 AC5 0 AC4 AC3 AC3 AC2 AC2 AC1 AC1 AC0 AC0 设定绘图 RAM：先设定列地 址 AC6AC5... AC0 再设 定行地址AC3...AC0，连续写入 备注：当 ICI 在接受指令前，微处理器必须先确认其内部处于非碌状态，即读取BF 标志时， BF 需为零方可接受新的指令；如果在送出一个指令前并不检查 BF 标志，那么在前一个指令和这个指令中间必须延长一段较长的时间，即是等待 前一个指令确实执行完成。 指 令 指令码 功能 RS R/W D7 D6 D5 D4 D3 D2 D1 D0 待命 模式 0 0 0 0 0 0 0 0 0 1 进入待命模式， 执行其他指令的终止待命模式 卷动地址开关开启 0 0 0 0 0 0 0 0 1 SR SR=1：允许输入垂直卷动地址； SR=0：允许输入 IRAM和 CGRAM 地址 反白 选择 0 0 0 0 0 0 0 1 R1 R0 选择 2 行中的任一行作反白显示，并可决定反白与否 睡眠 模式 0 0 0 0 0 0 1 SL X X SL=0：进入睡眠模式 SL=1：脱离睡眠模式 扩充 功能 设定 0 0 0 0 1 CL X RE G 0 CL=0/1： 4/8 位数据； RE=1：扩充指令操作； RE=0：基本指 令操作； G=1/0：绘图开关 中北大学 08 届毕业设计说明书 第 18 页 共 40 页 3 TMS320LF2407 与 FYD12864 的硬件电路设计 TMS320LF2407 处理器 数字信号处理器 变换成数字信号以后进行高速实时处理的一种专用处理器。 TMS320LF2407 是 TI 公司推出的专门用于电机控制和运动控制的定点 16 位 DSP，内部采用增强 Harvard 结构，具有高速运算能力。 它采用高性能 CMOS 静态技术，使得供电电压降为 ，减少了控制器的功耗； 30MIPS 的执行速度使得指令执行周期短到 33ns，使控制器可以提供远远超过传统的 16 位微控制器 和处理器的性能。 处理器的时序图和相关交流参数如下。 表 TMS320LF2407 数据交流参数 中北大学 08 届毕业设计说明书 第 19 页 共 40 页 图 TMS320LF2407 读资料时序 中北大学 08 届毕业设计说明书 第 20 页 共 40 页 液晶显示器 FYD12864 FYD12864_0402B(以下简称 FYD12864)是一种具有 4位 /8位并行、 2线或 3线串行多种接口方式，内不含有国际一级、二级简体中文字库的点阵图形液晶显示模块。 利用该模块灵活的接口方式和简单方便的操作指令，可构成全中文人机交互图形界面，可以显示 8 4行 16 16点阵的汉字。 由该模块构成的液晶显示方案与同类型的图形点阵液晶显示模块相 比，不论硬件电路结构或显示程序都要简洁的多。 此液晶模块的读取 /写入时序和相关的交流参数如下。 图 MCU从 ST7920读数据的时序波形 图 MCU写资料到 ST7920的时序波形 中北大学 08 届毕业设计说明书 第 21 页 共 40 页 表 接口交流参数 Data from MPU to ST7920 Symbol Characteristics Test Condition Min. Typ. Max. Unit TC Enable Cycle Time Pin E 1200 ns TPW Enable Pulse Width Pin E 140 ns TR， TF Enable Rise/Fall Time Pin E 25 ns TAS Address setup time Pins:RS， RW， E 10 ns TAH Address hold time Pins:RS， RW， E 20 ns TDSW Data Setup Time Pins:DB0DB7 40 ns TDDR Data Delay Time Pins:DB0DB7 100 ns TH Data Hold Time Pins:DB0DB7 20 ns DSP与液晶控制器接口电路设计 LF2407有两种访问 FYD12864的方式：直接访问方式和间接访问方式。 考虑到DSP相对于液晶屏控制器为高速器件，直接访问方式可能会因为时序上不匹配而无法正常运行，因此，本接口设计采用间接控制方式，即模拟 FYD12864时序的方式与其通信。 在接口电路设计当中， LF2407 的 I/O口不能直接与 FYD12864相连，其原因如下： （ 1） LF2407 为 器件，而 FYD12864为 5V 供电。 当 DSP作为输入器件时，若不加缓冲电路，将会对 DSP芯片造成损害，因为输入电压超过了其核心工作电压。 （ 2） LF2407 的 I/O口工作电压为 ，若直接相连，可能无法驱动 FYD12864正常工作。 本设计采用电压转换芯片 74LS245来解决上述两个问题，实际的调试过程也证明接电压转换芯片是必要的，具体硬件电路如下图。 中北大学 08 届毕业设计说明书 第 22 页 共 40 页 OE19T/R1A13B117A24B216A35B315A46B414A57B513A68B612A79B711A02B018VCC20GND10U2[1]SN74LS245DWOE19T/R1A13B117A24B216A35B315A46B414A57B513A68B612A79B711A02B018VCC20GND10U2[2]SN74LS245DWGND+5+5RS/RST123456781615141312111092KRS110KR52KR22KR1+5+5V0RWEDB0DB1DB2DB3DB4DB5DB6DB7PSBVEERS/RST1KR6+5+5GNDGNDGNDGND1VCC2V03RS4RW5E6DB07DB18DB29DB310DB411DB512DB613DB714PSW15NC16/RST17VEE18A19K20FYD12864GNDGND2KR32KR4IOPA3IOPA4IOPA5IOPA6IOPB0IOPB1IOPB2IOPB3IOPB4IOPB5IOPB6IOPA7U1TMS320LF2407 图 TMS320LF3407 与 12864 液晶模块硬件接口电路 由于 FYD12864 具有串 /并行多种接口方式，针对 DSP 外围 I/O 接口丰富且处理 速度快的特点选用 8 位并行的接口方式，这种方式下虽然接线多，但是速度比串行要快得多，所以将 PSB 引脚接高电平。 TMS320LF2407 与 FYD12864 之间的接口电路图，其中 DSP 的 IOPB0～ IOPB7用作数据接口，通过电平转换芯片 SN74LS245DW（以后简称 74LS245）与 LCD 中北大学 08 届毕业设计说明书 第 23 页 共 40 页 模块的数据线 DB0～ DB7 相连，完成与 DSP 间的数据传送； IOPA3 通过电平转换芯片间接与 RS 相连，决定是数据（ RS=1）还是命令（ RS=0）； IOPA4 间接与 R/W相连，决定是写入（ RW=0）还是读出（ RW=1）； IAPA5 间接与 E 相连，工作状态使能 ； IOPA6 间接与 /RST 相连用于复位 ； IOPA7 间接与第二片 74LS245 的接口 T/R进行连接，实现数据输入 /输出的方向控制； VCC 接 +5V输入电源。 A 与 K 引脚间的电压为显示屏内部发光二极管提供电压，使其产生背光。 参考文献 [7]中要求调节显示屏的对比度是在 V0 与 VOUT 之间串接一个电位器， 硬件连接如图 ， 这样 可以有效地调节显示对比度。 根据所设计的硬件电路图制作 PCB 图 新建工程 点击菜单栏 FILE→ NEW→ Project→ PCB Project 新建实验工程，然后保存该工程至合适的文件夹。 原理图设计 点击菜单栏 File→ New→ Schematic 新建原理图。 根据所设计的硬件电路图，在原理图界面上摆放好所需的各电路元件。 如果 AD10 软件自带的元件库有该元件且封装与实验要求一致，则可直接调用。 否则需自行建立原理图库和封装库。 因该软件没有自带的 TMS320LF2407 和 FYD12864 的原理图库，所以设计过程中另外建立了二者的原理图库“ ”和“液晶模块 .SCHLIB”以及其对应的封转库 和 FYD12864—。 建好后将其加载为软件的库文件，然后再从库文件中调用出来。 根据设计的硬件电路图将各元件的位置摆放好后依次连线。 如有不便连线或影响原理图整体美观的情况，则可用网络标号 NET LABLE 表示两接口间连线。 设计完毕后，对原理图进行仿真，检查所设计原理图的电气特性是否出错，如有，则根据软件中 Message 的提示查找并纠正错误，直到 Message 中没有错误提醒为止则该原理图设计结束。 点击软件上方菜单栏中的 Reports 可生成原理图相关的报告。 其中生成的元件清单 Bill of Materials 如下： 中北大学 08 届毕业设计说明书 第 24 页 共 40 页 表 元件清单 Comment Description Designator Footprint LibRef Quantity Cap Capacitor C1， C2， C4， C5， C6 Cap 5 Cap Pol1 Polarized Capacitor (Radial) C3 Cap Pol1 1 LED Typical RED， GREEN， YELLOW， AMBER GaAs LED D1 LED2 1 FYD12864 Header， 20Pin FYD12864 LCD FYD12 1 7333 Header， 4Pin， Dual row P1 HDR2X4_CN Header4X2A 1 Header 3 Header， 3Pin P2 HDR1X3 Header 3 1 QNPN NPN Bipolar Transistor Q1 SOT23B_N QNPN 1 Res2 Resistor R1， R2， R3， R4， R5， R6， R8， R9 Res2 8。