基于cpld的出租车自动计价系统的设计

基于cpld的出租车自动计价系统的设计内容摘要：

局时钟，输出使能和复位 /置位信号。 FB 生成 18 个输出以驱动 FastCONNECT，这 18 个输出与其对应的输出使能信号也可以驱动 I/OB。 功能块的结构框图如图 所示 基于 CPLD的出租车自动计价系统的设计 7 图 功能块 FB 的结构框图 (2) 宏单元 (Macrocell) 通常宏单元由可编程的逻辑阵列 、乘积项分配器、可编程寄存器、数据选择器以及一些相应的简单的门电路构成。 一般来说， XC9500 系列的每一个宏单元可以单独配置成组合逻辑功能或者时序逻辑功能，这主要取决于宏单元中的寄存器是否被旁路。 图 说明了 FB 中 宏单元的内部结构 图 FB 中宏单元的内部结构 (3) 开关矩阵 (Switch Matrix) 开关矩阵也是 CPLD 内部可编程的重要资源，其连接信号到 FB 的输入。 所有 UOB的输出和所有 FB 的输出都驱动 FastCONNECT 开关矩阵。 这些信号的任一个都可以通过编程选择以统一的延时驱动 每个 FB。 如图 所示。 (4) I/O 模块 (IOB) 基于 CPLD的出租车自动计价系统的设计 8 在 XC9500 系列 CPLD 的内部结构中， I/O 块的功能是用来为 CPLD 的输入和输出提供相应的缓冲，即用来为内部逻辑电路和器件的用户引脚之间提供相应的接口，它的具体结构和输出使能如图 所示。 图 FastCONNECT 开关矩阵 (5) 乘积项分配器 (Product Term Allocator) 在 XC9500 系列 CPLD 的 FB 中，乘积项分配器的主要功能是用来控制如何将直接来自于可编程与阵列的 5 个乘积项分配给相应的宏单元来使用。 可编程 CPLD 芯片 XC9572 产品规格说明 XC9572 的特性 (1) 所有引脚提供 引脚 — 引脚逻辑延时； (2) 125MHz 计数频率； (3) 具有 1600 个可用门的 72 个宏单元； 基于 CPLD的出租车自动计价系统的设计 9 (4) 72 个用户 I/O 引脚； (5) 5V ISP(内部系统可编程 )； ① 可完成 10000 次编程 /擦除； 图 IOB 结构图 ② 可完成所有商用电压和温度范围的 编程 /擦除； (6)增强的引脚锁定结构； (7) 灵活的 36V 18 功能块； ① 90 个乘积项可驱动功能块内 18 个宏单元的任意乘积项； ② 具有全局时钟、乘积项时钟、输出使能及置位复位信号； (8) 扩展的 IEEE Std 边界扫描支持 (JTAG)； (9) 每个宏单元内具有可编程功率转换模式； 基于 CPLD的出租车自动计价系统的设计 10 (10) 单个输出时有转换速率控制功能； (11) 用户可编程地针功能； (12) 为设计保护提供的扩展模式安全特性； (13) 高驱动的 24mA 输出； (14) 或 5V 的 I/O 能力； (15) 先进的 CMOS 5V 快速闪烁技术； (16) 支持多片的 XC9500 并行编程； (17) 支持 44 脚 PLCC， 84 脚 PLCC， 100 脚 PQFP 和 100 脚 TQFP 封装形式。 XC9572 特性说明 XC9572 是一种高性能的 CPLD，为一般的逻辑集成提供了先进的系统内部编程及测试功能。 它由 8 个 36V18 功能块组成，功能块提供 1600 个 传输延时的可用门。 系统的整体结构见图。 VHDL 语言简介 当前，在国内外应用的硬件描述语言有许多种， VHDL 语言是应用最广泛的硬件描述语言之一。 VHDL 语言功能相当强大，不但适应了当今电子设计自动化技术的飞速发展，还变革性地促进了电子设计自动化技术的进步。 世界上一些著名 EDA 公司的开发工具均支持 VHDL。 用 VHDL 语言编程实现数字电子系统硬件设计容易做到技术共享，HDL 语言最适合于用 CPLD 和 FPGA 等器件实现数字电子系统设计。 VHDL 语言的优点 VHDL 语言主要用于描述数字系统的结构、行为、功能和接口。 除了含有许多具有硬件特征的语句外， VHDL 的语言形式和描述风格与句法十分类似于一般的计算机高级语言。 VHDL 语言的程序结构特点是见一项工程设计，或称设计实体（可以是一个元件、一个电路模块湖一个系统）分成外部（或称可视部分，即端口）和内部（或称可视部分），即设计实体的内部功能 和算法完成部分。 在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其它的设计就可以直接调用这个实体。 这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。 应用 VHDL 进行工程设计的优点是多方面的。 与其他的硬件描述语言相比， VHDL 具有更强的行为描述能力。 基于 CPLD的出租车自动计价系统的设计 11 VHDL 丰富的仿真语句和库函数，使得在任何大系统的设计早期，就能检查设计系统的功能可行性，随时可对设计进行仿真模拟。 VHDL 语句的行为描述能力和程序结构决定了它具有支持大规模设计的分解和 图 XC9572 结构图 已有设计的再利用功能。 符合市场需求的大规模系统高效、高速的完成必须由许多甚至多个开发组共同并行工作才能实现。 对于用 VHDL 完成一个确定的设计，可以利用 EDA 工具进行逻辑综合和优化，并自动把 VHDL 描述设计转变成门级网表。 VHDL 对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管最终设计实现的目标器件是什么，而进行独立的设基于 CPLD的出租车自动计价系统的设计 12 计。 由于 VHDL 具有类属描述语句和子程序调用等功能，对于已完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻易地改变设计的规模和结构。 使用 VHDL 语言的可行性 使 用 VHDL 语言设计出租车自动计价系统，使其实现出租车上电子数字钟和计费器以及预置和模拟汽车启动、停止、暂停等功能，并设计动态扫描电路显示时钟和车费数目，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。 VHDL 语言编制的程序编译通过下载到特定芯片后，可应用于实际的出租车计价系统中。 Xilinx Foundation 系统简介 Xilinx Foundation 系统是 Xilinx 公司可编程器件的开发系统之一，是一种目前使用较广的开发系统。 该系统提供一个非 常友好的用户界面，具有很强的开发和设计功能。 在此开发系统下，用户可以完成从设计输入到设计仿真；从设计编译到器件编程，全部操作都在一个图形界面下操作完成。 Foundation 系统 支持 Xilinx 公司的全部系列的可编程逻辑器件，利用该系统可以开发任何一种 Xilinx 公司可编程逻辑器件。 基于 CPLD的出租车自动计价系统的设计 13 3 出租车自动计价系统的设计 系统基本设计思想及实现的功能及要求 系统基本设计思想 本系统设计包含电子钟和计价器的设计，用 VHDL 语言实现整个系统的设计，编程环境为 Xilinx Foundation 系统。 电子钟程序的设计要有时分秒的计量及显示，并且要有调节时间的功能。 计价器程序的设计要有行驶路程、总金额和等待时间的计量及显示。 设计最终生成 SRAM 目标文件 ( 3 .sof) ,通过 JTAG 端口下载、 Byte2Blaster 编程电缆并行口 PS 配置 ,将设计数据下载到相应的 CPLD 中。 系统实现的功能及要求 出租车自动计价系统实现两方面的功能，一是 有一个 电子数字钟 的显示 ，一是计价部分（计价器），如图。 电子钟实现功能及要求： （ 1）在 LED数码管上显示时 、分、秒； （ 2）设置清零按键 clr， Clr信号有效时，使小时为 1和分钟为 1； （ 3）设置小时调整按键，使小时加 1，设置分钟调整按键，使分钟加 1。 计价器实现功能及要求： （ 1）实现预置功能 ， 能预置起步费，车行 ，且累计等待时间 2分钟内，起步费 3元 ； （ 2） 实现计价、计时、计程功能。 计价部分为：起 步费 6元，车行 1元计费，累计等待时间 2分钟内不计费， 2分钟外以每分钟。 计价范围为 ，分辨率为。 计时部分为：计算乘客等待时间，计时器量程为 59分 ，满量程自动归零。 计时分辨率为 1分钟。 计程部分为：计算乘客所行驶的公里数，计程器的量程为 99公里，满量程自动归零。 计程分辨率为。 （ 3）设计动态扫描显示电路， 显示出租车费、等待时间、行驶路程。 基于 CPLD的出租车自动计价系统的设计 14 （ 4） 公里脉冲传感信号设定为 每发一个脉冲代表运行了。 系统硬件设计 系统硬件结构及框图 如图 所示。 在硬件设计方面， 因为是设计它的可实现性，所以电子钟的调节信号、等待信号和启动以及复位手动输入，在使用 foundation 软件 模拟时则使用分频出的不同频率信号。 这样硬件设计则主要包括这几部分：频率信号源、键盘、功能芯片 XC957 数码管 显示 、显示 位 驱动电路及数码管 段选驱动 电路。 XC9572 是一种高性能的 CPLD，具有 72个用户 I/O 引脚，图 是电路的具体设计电路，数码管显示部分共用了 9 个 LED 数码管 ，分别为 4 位 计价显示， 3 位计程显示，和 2 位等待时间显示，电子钟部分的数码管及驱动电路因重复所以省略， 总体电路图如图 所示， 在第三章介绍电子钟的程序设计部分。 频率信号 分频模块 控制模块 等待信号 公里脉冲 计费 /复位 电子钟 计费模块 计时模块 计程模块 数 码 管 显 示 图 计价系统 件功能 框图 LED 数码管动态扫描信号 f1 f10 f15 f1 基于 CPLD的出租车自动计价系统的设计 15 外围电路介绍 信号源晶振电路如图 所示。 基于 CPLD的出租车自动计价系统的设计 16 图 总体设计电路图 123456ABCD654321D C B ATitleNumberRevisionSizeBDate:19Jun2006Sheet of File:H:\Sheet2.DDBDrawn By:IO1IO2IO3IO4IO/GCK15IO/GCK26IO/GCK37IO8IO9IO35IO36IO37IO38IO/GSR39IO/GTS240IO/GTS142IO43IO44IO11IO12IO13IO14IO18IO19IO20IO22IO24IO25IO26IO27IO28IO29IO33IO34TCK17TDI15TMS16TDO30VCCINT21GND10U? XC95727PC44C(44)12345671098SM212345671098SM312345671098SM412345671098SM5EEEEDDDDT2T3T4T5CCCCGGGGFFFFT2T3T4T5AAAABBBB1234567109。