基于c8051f060单片机的数字示波器设计内容摘要:
表 输入短路时输出噪声峰 峰值 ppV 次数 1 2 3 4 5 6 7 8 9 10 /ppV mV 19 32 48 36 49 40 54 36 44 40 5 结论 本次设计的数字示波器 基本 完成了题目要求的 功能和技术 指标。 采用C8051F060 单片机作为控制核心,结合 实时 采样和等效采样 的方法设计制作了数字示波器。 通过 SD 卡扩展了系统的存储深度, 实现了数字示波器的存储功能,通过鼠标简化了操作,内置打印机可以将 波形打印记录。 但是,由于 我们 硬件模拟电路的制作工艺水平有限, 和时间紧任务重等, 系统 的指标 如:在高频 采集波形 时还存在 失真 现象。 参考文献: [1]孙焕根主编 《电子测量与智能仪器》 浙江大学出版社, [2]魏立峰,王宝兴主编 《单片机原理与应用技术》 北京:北京大学出版 社, [3]谭浩强著 《 C 程序设计》第二版 北京:清华大学出版社, 1999 [4]黄志伟编著 《全国大学生电子设计竞赛电路设计》 北京: 北京航空航天大学出版社, [5]张咏梅,陈凌霄编著 《电子测量与电子电路实验》 北京:北 京邮电大学出版社, [6]蒋焕文、孙续编著 《电子测量》第二版 北京:中国计量出版 社, 8 附录一 通过对赛题任务、要求的分析,我们认为,这台数字示波器应达到以下一些功能和技术指标,如表 1 所示。 表 1 功能和数据表 采集 采 样方式 实时采样、等效采样 实时采样速率 stf 1/stf MSa s 等效采样速率 sef 200 /sef MSa s 输入 输入阻抗 inZ 1inZM 频率范围 10 ~ 100Hz MHz 垂直 ADC 1/MSa s 示波器垂直刻度范围 2 / ~ 5 /mV div mV div 垂直灵敏度 2/mVdiv 、 /V div 、 1/V div 电压测量误差 5% 水平 取样速率范围 100 / ~ 20 /ns di v ms di v 扫描速度 100 /ns div 、2/s div 、 20 /ms div 波形周期测量误差 5% 触发 触发方式 内触发方式,上升沿触发 触发电平范围 显示屏(通用示波器 /液晶显示器) 刻度 8 10div div 水平显示分辨率 20 /div 点 其他 波形存储 /调出,单次触发方式存储显示( 10 ~ 50Hz kHz ),方波校准电路100 , 5%kHz V (负载电阻 1M),频率误差 5% , ADC 和取样保持电路之间设置测试端子 TP。 9 附录二 示波器实物图 附录三 程序清单 // SFR declarations include // // 16bit SFR Definitions for 39。 F06x // sfr16 RCAP3 = 0xCA。 // Timer3 reload value sfr16 TMR3 = 0xCC。 // Timer3 counter sfr16 ADC0 = 0xBE。 // ADC0 Data sfr16 ADC1 = 0xBE。 // ADC1 Data sfr16 DMA0DS = 0xDB。 // DMA0 XRAM Address Pointer sfr16 DMA0CT = 0xF9。 // DMA0 Repeat 10 Counter Limit sfr16 DMA0DA = 0xD9。 // DMA0 Address Beginning sfr16 DMA0CS = 0xFB。 // DMA0 Repeat Counter // // Global CONSTANTS // define SYSCLK 24000000 // SYSCLK frequency in Hz define BAUDRATE 115200 // Baud Rate f。基于c8051f060单片机的数字示波器设计
相关推荐
局时钟,输出使能和复位 /置位信号。 FB 生成 18 个输出以驱动 FastCONNECT,这 18 个输出与其对应的输出使能信号也可以驱动 I/OB。 功能块的结构框图如图 所示 基于 CPLD的出租车自动计价系统的设计 7 图 功能块 FB 的结构框图 (2) 宏单元 (Macrocell) 通常宏单元由可编程的逻辑阵列 、乘积项分配器、可编程寄存器
动方式。 逆变电路的驱动电路:弱电控制强电,接收 CPLD 主控芯片对于各功率管的控制信号 ,生成相应的信号驱动对应的三相桥的功率管。 逆变电路的保护电路:采样检测流过 MOS功率管的电流,防止由于某种原因而使功率管过流烧毁。 CPLD:系统的主控芯片及其基本外设 电源管理:把总电源变换成各模块需要的额定工作电压,分配给各个模块;并包含对电源的过压和欠压检测电路。 人机接口:通过 LED 指示灯
短开发周期,降低研制成本。 复杂可编程逻辑器件 CPLD 是当今应用最广泛的可编程逻辑器件之一,后者也称为可编程专用集成电路( ASIC)。 CPLD 的静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改,这样就大大地提高了数字系统设 计的灵活性和通用性。 硬件描述语言是一种用形式化方法来描述数字电路和设计数字 逻辑系统的语言,它的发展至今已有几十年的历史
所要特殊功能的实用程序。 当然,有些特别的端口也可以保留。 此设计。 对数字化的输入输出端口交叉开关寄存器的设置如下所列: MOV XBR2, 44H。 Crossbar switch permission bit XBARE=l; UARTl 初始化MOV XBR1, OOH;MOV XBRO, 04H。 UART0 初始化2)UARTO, UARTI初始化T2和
0ny1ny2ny022 101 2 nn y , y 2 1 02 2 n n nyy , y 3 2 1 0n n n ny y yy 图 8PSK 调制信号集合分割示意图 令 n 时刻始于第 i 级的同一结点 (子集 )的两个分支所对应的编码比特为 0iny或 1,则在共有 ( 1)m 级的集分割图中,第 i 级 ( 0,1, ,
ut 1V C CJ 4 4U L N 20 03t1t2t3t4t5t6t7h1h2h3h4L5V C CV C CV C Cp 07t8abfcgdedpabfcgdedpabfcgdedpabfcgdedp21110619bs3s2f as15483712eddpcgs4Q5g on gy i nt1t2t3t4t5t6t7h1h2h3h4t8R 11 14 70R 11 24 70R