课程设计(论文)-基于at89s52单片机实现用数码管显示时钟

课程设计(论文)-基于at89s52单片机实现用数码管显示时钟内容摘要：

选择 AT89S52 单片机性能与特点 （ 1） AT89S52 为 ATMEL 所生产的一种低功耗、高性能 CMOS8 位微控制器，具有 8K在系统可编程 Flsah 存储器。 桂林电子科技大学课程设计（论文）报告用纸 第 3 页 共 15 页 （ 2）在单片机的应用系统中，单片机作为一种较为简单的计算机是嵌入到系统内部，作为系统电路的一部分，作为系统实现数字化和智能化的关键部件。 AT89S52 主要功能列举如下： ①拥有灵巧的 8位 CPU 和在系统可编程 Flash ②晶片内部具时钟振荡器（传统最高工作频率可至 12MHz） ③内部程序存储器（ ROM）为 8KB ④内部数据存储器（ RAM）为 256 字节 ⑤ 32 个可编程 I/O 口线 ⑥ 8 个中断向量源 ⑦三个 16 位定时器 /计数器 ⑧三级加密程序存储器 ⑨全双工 UART 串行通道 单片机的内部结构 单片机为实现其基本功能，内部必需要有配置输入输出（ I/O 口）、储存器（ RAM 或 ROM）、运算和控制单元（ CPU）等相应的功能电路，电路内部结构如图 12所示： 图 12 AT89S52内部结构 AT89S52 引脚的功能说明 桂林电子科技大学课程设计（论文）报告用纸 第 4 页 共 15 页 P89C5X 系列单片机有 40个引脚。 其引脚图如 图 21所示： （ 1） VCC： AT89S52 电源正端输入，接 +5V。 （ 2） VSS：电源地端。 （ 3） XTAL1：单芯片系统时钟的反相放大器输入端。 （ 4） XTAL2：系统时钟的反相放大器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。 （ 5） RESET： AT89S52 的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间， AT89S51 便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知 图 21 AT89S52 引脚图 状态，并且至地址 0000H 处开始读入程序代码 而执行程序。 （ 6） EA/Vpp： EA为英文 External Access的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部 EPROM中）来执行程序。 因此在 8031 及 8032 中， EA 引脚必须接 低电平，因为其内部无程序存储器空间。 如果是使用 8751 内部程序空间时，此引脚要接成高电平。 此外，在将程序代码烧录至 8751 内部 EPROM 时，可以利用此引脚来输入 21V 的烧录高压（ Vpp）。 （ 7） ALE/PROG： ALE 是英文 Address Latch Enable的缩写，表示地址锁存器启用信号。 AT89S52 可以利用这支引脚来触发外部的 8 位锁存器（如 74LS373），将端口 0的地址总线（ A0～ A7）锁进锁存器中，因为 AT89S52 是以多工的方式送出地址及数据。 平时在程序执行时 ALE 引脚的输出频率约是系统工作频率的 1/6，因此可以用来驱动其他周边晶片的时基输入。 此外在烧录 8751 程序代码时，此引脚会被当成程序规划的特殊功能来使用。 （ 8） PSEN：此为 Program Store Enable的缩写，其意为程序储存启用，当 8051 被设成为读取外部程序代码工作模式时（ EA=0），会送出此信号以便取得程序代码，通常这支脚是接到 EPROM 的 OE 脚。 AT89S52 可以利用 PSEN 及 RD 引脚分别启用存在外部的 RAM与 EPROM，使得数据存储器与程序存储器可以合并在一起而共用 64K 的定址范围。 （ 9） PORT0（ ～ ）：端口 0是一个 8位宽的开路汲极（ Open Drain）双向输出入端口，共有 8个位， 表示位 0， 表示位 1，依此类推。 其他三个 I/O 端口（ PP P3）则不具有此电路组态，而是内部有一提升电路， P0 在当做 I/O 用时可以推动 8个 LS 的 TTL 负载。 如果当 EA 引脚为低电平时（即取用外部程序代码或数据存储器）， P0就以多工方式提供地址总线（ A0～ A7）及数据总线（ D0～ D7）。 设计者必须外加一锁存器将端口 0 送出的地址栓锁住成为 A0～ A7，再配合端口 2 所送出的 A8～ A15 合成一完整的16位地址总线，而定址到 64K 的外部存储器空间。 （ 10） PORT2（ ～ ）：端口 2是具有内部提升电路的双向 I/O 端口，每一个引脚可以推动 4 个 LS 的 TTL 负载，若将端口 2的输出设为高电平时，此端口便能当成输入 桂林电子科技大学课程设计（论文）报告用纸 第 5 页 共 15 页 端口来使用。 P2 除了当做一般 I/O 端口使用外，若是在 AT89S52 扩充外接程序存储器或数据存储器时，也提供地址总线的高字节 A8～ A15，这个时候 P2 便不能当做 I/O 来使用了。 （ 11） PORT1（ ～ ）：端口 1也是具有内部提升电路的双向 I/O 端口，其输出缓冲 器可以推动 4 个 LS TTL 负载，同样地若将端口 1的输出设为高电平，便是由此端口来输入数据。 如果是使用 8052 或是 8032 的话， 又当做定时器 2的外部脉冲输入脚，而 可以有 T2EX 功能，可以做外部中断输入的触发脚位。 （ 12） PORT3（ ～ ）：端口 3也具有内部提升电路的双向 I/O 端口，其输出缓冲器可以推动 4个 TTL 负载，同时还多工具有其他的额外特殊功能，包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。 其引脚分配如下： ① ： RXD，串行通信 输入。 ② ： TXD，串行通信输出。 ③ ： INT0，外部中断 0 输入。 ④ ： INT1，外部中断。