毕业论文：基于avr单片机的脉冲计数器的设计

毕业论文：基于avr单片机的脉冲计数器的设计内容摘要：

令。 其快速存取 RISC 寄存器文件由 32 个通用工作寄存器组成。 AVR 用 32 个通用寄存器代替累加器，避免了传统的累加器与存储器之间的数据传送，可在一个时钟周期内执行一条指令来访问两个独立的寄存器，代码效率比常规 CISC 微控制 器快十倍。 AVR 单片机是用一个时钟周期执行一条指令的，即在执行前一条指令时就取出下一条指令，然后以一个周期执行指令（与 DSP 类似），是 8 位单片机中第一种真的 RISC 单片机。 性能价格比高 ： AVR 单片机中既有引脚少的器件（ 8 脚），也有存储容量较大、引脚较多的器件，给用户以充分的选择余 地。 AVR 单片机采用 Harvard结构，程序存储器和数据存储器是分开的，可以直接访问 8M 字节程序存储器和8M 的数据存储器。 AVR 单片机片内资源丰富。 包括： 1K128K 字节可下载的Flash 存储器、 644K 字节 EEPROM、 128~4K 字节 RAM、 5~32 条通用的 I/O 线，32 个通用工作寄存器、摸拟比较器、定时器 /计数、可编程异步串行口、内部及外部中断、带内部晶振的可编程看门狗定时器、为下载程序而设计的 SPI 串行口、 10 10 位 AD 转换器、以及闲置摸式和掉电摸式 2 个可选择的省电摸式等。 AVR 单片机具有高度保密性。 程序存储器 FLASH 具有多重密码保护锁死（ LOCK）功能，绝不可能解密。 系统内从新编程（ ISP InSystem Programming)功能 ： AVR 单片机片内可下载 FLASH 存储器，可以通过 SPI 串行接口或一般的编 程器进行系统内重新编程（ ISP InSystem Programming)，给新产品的开发、老产品的 升 级和维护带来极大的方便。 工作电压范围宽（ ~6V）、抗干扰能力强 ： 总之， AVR 单片机在一个芯片内将增强性能的 RISC 8 位 CPU 与可下载的 FLASH 相结合使其成为适合于许多要求、具有高度灵活性和低成本的嵌入式高效微控制器。 Atmega16 简介 Atmega16 是基于增强的 AVR RISC 结构的低功耗 8 位 CMOS 微控制器。 由于其先进的指令集以及单时钟周期指令执行时间， Atmega16 的数据吞吐率高达1MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。 Atmega16 有如下特点： 16K 字节的系统内可编程 Flash（具有同时读写的能力，即 RWW）； 512 字节 EEPROM； 1K 字节 SRAM； 32 个通用 I/O 口线， 32 个通用工作寄存器，用于边界扫描 JTAG 接口； 支持片内调试与编程； 三个具有比较模式的灵活的定时器 /计数器（ T/C）； 片内 /外中断； 可编程串行 USART，有起始条件检测器的通用串行接口； 8 路 10 位具有可选差分输入级可编程增益（ TQFP 封装）的 ADC； 具 有片内振荡器的可编程看门狗定时器； 一个 SPI 串行端口，以及六个可以通过软件进行选择的省电模式。 工作于空闲模式时 CPU 停止工作，而 USART、两线接口、 A/D 转换器、SRAM、 T/C、 SPI 端口以及中断系统继续工作；掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作；在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余功能模块处于休眠状态； ADC 噪声抑制模式时终止 CPU 和除了异步定时器与 ADC 以外所有 I/O 模块的工作，以降低 ADC 转换时的开关噪声； Standby 模式下只有 晶体或谐振振荡器运行，其余功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力；扩展 Standby 模式下则允许振荡器和异步定时器继续工作。 Atmega16 的引脚图 11 如图 33 所示。 分为插列式和贴片式。 图 33 Atmega16 的引脚图 引脚说明： VCC：数字电路的电源。 GND：地。 端口 A（ PA7PA0）：端口 A 作为 A/D 转换器的模拟输入端，为 8 位双向 I/O口，具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，端口被 外部电阻拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 A 处于高阻状态。 端口 B（ PB7PB0）：端口 B 为 8 位双向 I/O 口， 使用方法与端口 A 同理。 端口 B 也可以用作其他不同的特殊功能，如表 31 所示。 表 31 端口 B 的第二功能 引脚 功能 引脚 功能 PB7 SCL(SPI总线的串行时钟 ) PB3 AIN1(模拟比较负输入 ) OC0(T/C0 输出比较匹配输出 ) PB6 MISO(SPI 总线的主机输入 /从机输出信号 ) PB2 AIN0(模拟比较正输入 ) INT2(外部中断 2 输入 ) PB5 MOSI(SPI 总线的主机输出 /从机输如信号 ) PB1 T1(T/C1 外部计数器输入 ) PB4 /SS(SPI)从机选择引脚 PB0 T0(T/C0 外部计数器输入 ) XCK(USART 外部时钟输入 /输出 ) 端口 C（ PC7PC0）：端口 C 为 8 为双向 I/O 口，其使用方法与端口 A 同理。 12 如果 JTAG 接口使能，即使复位出现引脚 PC5(TDI)、 PC3(TMS)与 PC2(TCK)的上拉电阻被激活。 端口 C 也可以用作特殊功能，见表 32 所示。 表 32 端口 C 的第二功能 引脚 功能 引脚 功能 PC7 TOSC2(定时振荡器引脚 2) PC3 TMS(JTAG 测试模式选择 ) PC6 TOSC1(定时振荡器引脚 1) PC2 TCK(JTAG 测试时钟 ) PC5 TDI(JTAG 测试数据输入 ) PC1 SDA(两线串行总线数据输入 /输出线 ) PC4 TDO(JTAG 测试数据输出 ) PC0 SCL(两线串行总线时钟线 ) 端口 D（ PD7PD0）：端口 D 为 8 位双向 I/O 口，其使用方法与端口 A 同理。 端口 D 的特殊功能见表 33 所示。 表 33 端口 D 的第二功能 端口 功能 端口 功能 PD7 OC2(T/C2 输出比较匹配输出 ) PD3 INT1(外部中断 1 的输入 ) PD6 ICP1(T/C1 输入捕捉引脚 ) PD2 INT0(外部中断 0 的输入 ) PD5 OC1A(T/C1 输出比较 A 匹配输出 ) PD1 TXD(USART 输出引脚 ) PD4 OC1B(T/C1 输出比较 B 匹配输出 ) PD0 RXD(USART 输入引脚 ) /RESET：复位为输入引脚。 持续时间超过最小门限时间的低电平将引起系统复位。 持续时间小于门限的脉冲不能保证可靠的复位。 XTAL1：反向振荡放大器与片内时钟操作电路的输入端。 XTAL2：反向振荡放大器的输出端。 AVCC： AVCC 是端口 A 与 A/D 转换器的电源，不使用 ADC 时，该引脚应直接与 VCC 连接，使用 ADC 时应通过一个低通滤波器与 VCC 连接。 AREF： A/D 的模拟基准输入引脚。 单片机控制电路设计 控制电路如图 34 所示。 单片机的 PA0 和 PA1 引脚作为脉冲输入端和脉冲计数清零端； 485 串口通信采用 MAX1487 芯片来实现，将 MAX1487 与单片机的 RXD 和 TXD 连接即可。 编程采用 JTAG 接口。 13 图 34 控制电路 JTAG 接口 JTAG 简 介 JTAG 是一种国际标准测试协议，主要用于芯片 内部测试。 标准的 JTAG 接口是 4 线： TMS、 TCK、 TDI、 TDO，分别为模式选择、时钟、数据输入和数据输出线。 JTAG 的基本原理是在器件内部定义一个 TAP（测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。 JTAG 测试允许多个器件通过 JTAG接口串联在一起，形成一个 JTAG 链，女呢个实现对各个器件分别测试。 现在，JTAG 接口还常用于实现 ISP（在线编程），对 FLASH 器件进行编程。 JTAG 编程方式是在线编程。 传统生产流程中先对芯片进行预编程再装到 板子上，而用 JTAG 可以简化流程，先将芯片固定到电路板上，再用 JTAG 编程，从而大大加快工程进度。 JTAG 口的芯片引脚定义： TCK：测试时钟输入。 TDI：测试数据输入，数据通过 TDI 输入 JTAG 口。 TDO：测试数据输出，数据通过 TDO 从 JTAG 口输出。 TMS：测试模式选择， TMS 用来设置 JTAG 口处于某种特定的测试模式。 可选引脚 TRST：测试复位，输入引脚，低电平有效。 含有 JTAG 口的芯片种类较多，如 CPU、 DAP、 CPLD 等。 14 JTAG 接口电路 JTAG 接口电路如图 35 所 示。 将 JTAG 接口与单。