基于eda的vhdl语言设计的万年历或电子表

基于eda的vhdl语言设计的万年历或电子表内容摘要：

A,B) BEGIN IF CLK39。 EVENT AND CLK=39。 139。 THEN Q1=Q1+1。 IF Q1=9 THEN Q1=0000。 Q2=Q2+1。 END IF。 AB=Aamp。 B。 CASE AB IS WHEN 00=IF Q2=3 AND Q1=1 THEN Q2=0000。 Q1=0001。 COUT=39。 139。 ELSE COUT=39。 039。 END IF。 WHEN 01=IF Q2=3 AND Q1=0 THEN Q2=0000。 Q1=0001。 COUT=39。 139。 ELSE COUT=39。 039。 END IF。 WHEN 10=IF Q2=2 AND Q1=8 THEN Q2=0000。 Q1=0001。 COUT=39。 139。 ELSE COUT=39。 039。 END IF。 WHEN 11=IF Q2=2 AND Q1=9 THEN Q2=0000。 Q1=0001。 COUT=39。 139。 ELSE COUT=39。 039。 END IF。 WHEN OTHERS=NULL。 END CASE。 END IF。 END PROCESS。 T1=Q1。 T2=Q2。 END ONE。 4. 月 程序LIBRARY IEEE。 USE。 USE。 ENTITY YUE IS PORT(CLK,RUN: IN STD_LOGIC。 Y1,Y2: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 A,B,COUT: OUT STD_LOGIC)。 END ENTITY YUE。 ARCHITECTURE ONE OF YUE IS SIGNAL Q1,Q2:STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL Q2Q1 :STD_LOGIC_VECTOR(7 DOWNTO 0)。 BEGIN PROCESS(CLK)BEGIN IF CLK39。 EVENT AND CLK=39。 139。 THEN Q1=Q1+1。 IF Q1=9 THEN Q1=0000。 Q2=Q2+1。 END IF。 IF Q2=1 AND Q1=2 THEN Q2=0000。 Q1=0001。 COUT=39。 139。 ELSE COUT=39。 039。 END IF。 END IF。 Q2Q1=Q2amp。 Q1。 CASE Q2Q1 IS WHEN 00000001=A=39。 039。 B=39。 039。 WHEN 00000010=IF RUN=39。 139。 THEN A=39。 139。 B=39。 139。 ELSE A=39。 139。 B=39。 039。 END IF。 WHEN 00000011=A=39。 039。 B=39。 039。 WHEN 00000100=A=39。 039。 B=39。 139。 WHEN 00000101=A=39。 039。 B=39。 039。 WHEN 00000110=A=39。 039。 B=39。 139。 WHEN 00000111=A=39。 039。 B=39。 039。 WHEN 00001000=A=39。 039。 B=39。 039。 WHEN 00001001=A=39。 039。 B=39。 139。 WHEN 00010000=A=39。 039。 B=39。 039。 WHEN 00010001=A=39。 039。 B=39。 139。 WHEN 00010010=A=39。 039。 B=39。 039。 WHEN OTHERS=NULL。 END CASE。 END PROCESS。 Y1=Q1。 Y2=Q2。 END ONE。 程序LIBRARY IEEE。 USE。 USE。 ENTITY nian IS PORT(CLK: IN STD_。