基于dds信号源设计

基于dds信号源设计内容摘要：

弦波幅度信号 ；输出送往 DAC，转化为模拟信号。 五、 DDS 的 VHDL 描述 DDS 的整个芯片引脚图 ,如图 所示 : 图 DDS芯片引脚图 它是整个设计的顶层模块，共有 8 组输入端口和 5 组输出端口： sysclc 是基 准时钟信号， resetn 是复位信号， fwwrn， pwwrn 分别是频率和相位输入控制字， freq1， freq2 是两个频率输入字信号， phaseword 是相位调制信号， askword是幅度调制信号， sin， cos 表示经相位累加器后的输出正弦信号的位置符号，msin， mcos 是经相位调制器后的输出正弦信号的位置符号， askout 是最后输出的正弦波幅度信号。 DDS 信号源的底层模块要求采用 VHDL 硬件描述语言进行设计描述。 其顶层设计可采用 VHDL 语言描述，也可采用电路原理图方式进行描述。 DDS 电原理图可参见附 录一。 六、 DDS 的仿真 采用 MAX+plus II 来实现 DDS 的编译和仿真。 MAX+plus II 是一种常用的 EDA 工具软件。 它支持原理图、 VHDL 和 Verilog语言文本文件，以及波形与 EDIF 的格式的文件作为设计输入，并支持这些文件的任意混合设计；具有门级仿真器，可进行功能仿真和时序仿真，能够产生精确的仿真结果。 在 MAX+plus II 中完成了源文件的编辑，系统的编译、综合、适配之 后，下一步就是进行功能仿真和时序仿真。 功能仿真只验证系统设计的功能关系，与实际信号的延时无关。 时序仿真是接近真实器件运行的仿真，仿真过程中已将器件特性考虑进去了，因而仿真精度相当高。 七、 DDS 的硬件实现 DDS 硬件实现是建立在电子 EDA 实验开发系统的基础上得以完成的。 器件选择 首先，选取 Altera 公司的 FPGA 器件 —— ACEX_1K 系列中的 ACEX_1K50，作为 DDS 的下载芯片。 该芯片含有 5万个典型门，共 144个引脚，用户可用引脚数为 102 个。 相应的配置芯片是 EPC2LC20。 ACEX_1K50 器件的外观视图： 图 71 ACEX_1K50 引脚图 ACEX_1K50 器件的内部资源视图： 图 71 ACEX_1K50 内部逻辑单元图 其次，数模转换器 DAC 选用了 AD558JN。 低成本 AD558 是一个完全电压输出 8 位数 — 模转换器。 在一个单片上包括输出放大器，全微处理器接口和精密参考电压，另有高精度 8位数据总线到模拟系统的接口，不要外部元件或作任何修整。 其特点为： 完全 8 位 DAC； 电压输 出 —— 2 校准范围； 内部精密的段 — 间隙参考电压； 单电源工作（ +5V— +15V）； 全微处理接口； 快速 —— 电压稳定到177。 1/2CSB 为 1μ s； 低功耗（ 75mW）； 不需用户调整； 保证整个温度范围内的单调性； 全部误差由 minT 到 maxT 指定； 1小型（ 16引脚双列式直插封装）； 1单片由激光 — 大晶片 — 微调芯片混合而成； 1低成本。 AD558 的功能框图如图 所示： AD558JN 相关参数指标： 封装： 塑料 温度： 0～ +70℃ 相对精度最大误差（ minT 到 maxT ）：177。 1/2LSB 满量程最大误差（ minT 到 maxT ）：177。 封装式样： N16A 图 AD558功能框图 件配置实现 将 DDS 编译生成的下载文件通过 MAX+plus II 开发系统下载到 EDA。