基于单片机的pwm调速系统设计

基于单片机的pwm调速系统设计内容摘要：

图 PWM 调速系统电路图 图的左上方是一个谐振电路，产生一个特定的时钟频率，使 AT89C51 单片机能正常的工作。 晶振片 (CRYSTAL)用于产生时钟频率，该晶振能产生 12MHz 的频率。 两个旁路电容，有频率微调作用，主要是让电路更容易起振，两个电容的值要求一样，至少要非常接近，否则容易造成谐振的不平衡，容易造成停振或者干脆不起振 [6]。 本设计中采用的是 30pf的电容。 AT89C51 的 RST 引脚接上一个高电平使其处于循环复位状态 [11]。 单片机 引脚接 单刀双掷开关至 L293D 的 IN1 或 IN2 引脚， 接 单刀双掷开关至湖南人文科技学院课程设计 8 L293D 的 IN1 或 IN2 引脚，而电机接在 L293D 的 OUT1 和 OUT2 引脚两端。 关于引脚介绍在相应的芯片介绍处有详细介绍。 VSS 接芯片的工作电压 +5V， GND 接地， VS 接驱动电压 +23V。 元器件说明： X1 是 晶振频率 为 12MHZ 的晶振片， R1 为 100 电阻， C1， C2 为 30pF的无极性电容， C3 为 22uF 有极性电容。 AT89C51 单片机简介 AT89C51 是 一种与 8051 兼容的 带 4K 字节闪烁可编程可擦除只读存储器（ FPEROM： Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8 位微处理器，俗称单片机。 AT89C2051 是一种带 2K 字节闪烁可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 100 次。 该器件采用ATMEL 高密度非易失存储器制造技术制造，与工业标准的 MCS51 指令集和输出管脚相兼容。 由于将多功能 8 位 CPU和闪烁存储器组合在单个芯片中， ATMEL 的 AT89C51是一种高效微控制器， AT89C2051 是它的一种精简版本。 AT89C51 单片机为很多嵌 入式控制系统提供了一种灵活性高且价廉的方案 [1]。 主要特性 [12]：与 MCS51 兼容 、 4K 字节可编程闪烁存储器 、 寿命： 1000 写 /擦循环 、 数据保留时间 为 10 年 、 全静态工作 于 0Hz 到 24Hz、 三级程序存储器锁定 、 128*8位内部 RAM、 32 位 可编程 I/O 线 、 两个 16 位定时器 /计数器 、 5 个中断源 、 可编程串行通道 、 低功耗的闲置和掉电模式 、 片内振荡器和时钟电路。 其引脚图如图 所示 : 湖南人文科技学院课程设计 9 图 AT89C51 单片机引脚图 管脚说明： VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏 级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1 口的管脚第一次写 “1”时 ， 被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出4 个 TTL 门电流。 P1 口管脚写入 “1”后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4个 TTL 门电流，当 P2 口被写 “1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制 信号。 湖南人文科技学院课程设计 10 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入 “1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 P3 口同时为闪烁编程和编程校验接收一些控制信号。 P3 口也可作为 AT89C51 的一些特殊功能口，如 表 所示 ： 表 P3 口各引脚功能表 接口 管脚 备选功能 RXD 串行输入口 TXD 串行输出口 /INT0 外部中断 0 /INT1 外部中断 1 T0 记时器 0 外部输入 T1 记时器 1 外部输入 /WR 外部数据存储器写选通 /RD 外部数据存储器读选通 RST：复位输入。 当振荡器复位时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 “0”。 此时， ALE 只有在执行 MOVX，MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外 部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 振荡器特性： XTAL1 和 XTAL2 分别为反向放大器的输入和输出。 该反向放大器可以配置为片内振荡器。 石晶振荡和陶瓷振荡均可采用。 如采用外部时钟源驱动器件， XTAL2 应不接。 有余输入至内部时钟信 号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 湖南人文科技学院课程设计 11 芯片擦除： 整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持 ALE管脚处于低电平 10ms 来完成。 在芯片擦操作中，代码阵列全被写 “1”且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外， AT89C51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。 在闲置模式下， CPU停止工作。 但 RAM，定时器，计数器，串口和中断系统仍在工作。 在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 功率放大驱动芯片介绍 在直流电动机的驱动中 , 对大功率的电动机常采用 IGBT 作为主开关元件。 对中小功率的电机常采用功率场效应管作为主开关元件 , 另外还可以采用集成电路来完成对电机的驱动 [13]。 本系统采用集成电路 L293D 来驱动电机。 L293D 内部包含 4 通道逻辑驱动电路 ， 是一种二相和四相电机的专用驱动器，即内含二个 H 桥的高电压大电流双全桥式驱动器，接收标准 TTL 逻辑电平信号，可驱动 46V、 2A 以下的电机。 其引脚排列如下图 所示， L293D 可驱动 2 个电机， OUTl、 OUT2 和 OUT OUT4 之间分别接 2个电动机。 ENA， ENB 接控制使能端，控制电机的停转。 L293D 的逻辑功能如表 所示。 表 L293DN 逻辑功能表 ENA(B) IN1(IN3） IN2(IN4) 电机运行状况 H H L 正转 H L H 反转 H 同 IN2(IN4) 同 IN1(IN3） 快速停止 L X X 停止 其引 脚图如图 所示 : 湖南人文科技学院课程设计 12 图 L293D 的引脚图 引脚介绍： 第 6 脚： A 电机输出端口。 第 16 脚：接逻辑控制的 +5V电源。 第 1 脚： A 桥使能端口。 第 7 脚：输入标准 TTL 电点平对 A 桥的输出 OUT OUT2 进行控制。 第 1 13 脚：接电源地。 第 8 脚：接电机驱动电源，最高可达 50V。 第 9 脚： B 桥使能端口。 第 15 脚：输入标准 TTL 电平对 B 桥的输出 OUT OUT4 进行控制。 第 1 14 脚： B 电机输出端口。 系统软件设计 C 语言程序设计 /*。