基于单片机制冷机的温控设计

基于单片机制冷机的温控设计内容摘要：

DB7 八位数字量输出端 START 启动 A/D转换信号输入端，其上升沿用以清除 ABC、内部寄存器；其下降沿用以启动内部控制逻辑，使之 A/D转换器工作。 CLOCK 转换定时时钟脉冲输入端，它的频率决定 A/D 转换器的转换速度，在此其频率不能高于 640KHZ，其对应转换速度为 10NS。 ALE 地址锁存元件，该信号的上升沿可将地址选择号 A、 B、 C 锁入地址寄存器内。 EOC 转换结束信号， A/D 转换器开始后 EOC 信号自动变低电平，转换结束即变高电平。 OE 允许输出控制端，有效时能打开三态门，将八位转换后的数据送到微型机的数据总线上。 VREF（ +）、 VREF（ ）参考电压输入端。 它们以可以不与本机电源和地址相连，但 VREF（ ）不得为负值， VREF（ +）不得高于 Vcc，且 1/2[VREF（ +） +VREF（ ）与 1/2VCC之差不得大于。 VCC 芯片电源（ +5V）输入端。 CTND 芯片接地端。 2． 2 可编程并行接口 8255设计 榆林学院 本科毕业设计（论文） 7 并行通信与接口 并行通信 就是把一个字符的 各位同时用几根线进行传输。 传输速度快，信息率高。 并行通信用在 传输速率要求较高，而传输距离较短的场合。 Intel 8255 是一个通用的可编程的并行接口芯片，它有 三个并行 I/O 口 ，又可通过编程设置 多种工作方式 ，价格低廉，使用方便，可以直接与 Intel 系列的芯片连接使用，在中小系统中有着广泛的应用 ［ 6］。 图 24 8255 与单片机的接线图 8255 的编程结构 8255 由以下几部分 组成 ：见图 25 1．三个数据端口 A， B， C 这三个端口均可看作是 I/O口，但它们的结构和功能也稍有不同。 A口 ：是一个独立的 8 位 I/O 口，它的内部有对数据 输入 /输出的锁存功能。 B口 ：也是一个独立的 8 位 I/O 口，仅对 输出数据的锁存功能。 C口 ：可以看作是 一个独立的 8位 I/O 口 ；也可以看作是 两个独立的 4 位 I/O口。 也是仅对 输出数据进行锁 存。 2． A 组和 B组的控制电路 这是两组根据 CPU 命令控制 8255A 工作方式的电路，这些控制电路内部设有控制寄存器，可以根据 CPU 送来的编程命令来控制 8255A 的工作方式，也可以根据编程命令来对 C口的指定位进行置 /复位的操作 ［ 7］。 A组控制电路用来控制 A 口及 C口的高 4位； 89 C 51WRWRRDRDRESTPA 0 － PA 7 PB 0 － PB 7 PC 0 － PC 77407 3 ADC 0809D 0 D 7A 0 A 1CSGNDP0.7－P0.0P 3 . 1P 3 . 5RESETVC CD 0 D 78255制冷机的温控设计 8 B组控制电路用来控制 B 口及 C口的低 4位。 图 25 8255的编程结构 3. 8 位的双向的三态缓冲器。 作为 8255A 与系统总线连接的界面，输入 /输出的数据， CPU 的编程命令以及外设通过 8255A 传送工作状态等信息。 4．读 /写控制 逻辑 读 /写控制逻辑电路负责管理 8255A 的数据传输过程。 它接收片选信号 CS 及系统读信号 RD 、写信号 WR 、复位信号 RESET，还有来自系统地址总线的口地址选择信号 A0和 A1。 8255 的引脚功能 引脚信号可以分为 两组 ：一组是 面向 CPU 的信号，一组是 面向外设 的信号。 1．面向 CPU 的引脚信号及功能 D0D7： 8位，双向，三态数据线，用来与系统数据总线相连； RESET：复位信号，高电平有效，输入，用来清除 8255A 的内部寄存器 ； CS ：片选，输入，用来决定芯片是否被选中； RD ：读信号，输入，控制 8255A 将数据或状态信息送给 CPU； WR ：写信号，输入，控制 CPU 将数据或控制信息送到 8255A； A1， AO：内部口地址的选择，输入。 这两个引脚上的信号组合决定对 8255A 内榆林学院 本科毕业设计（论文） 9 部的哪一个口或寄存器进行操作。 8255A 内部共有 4 个端口： A 口， B 口， C 口和控制 口，两个引脚的信号组合选中端口见下表。 CS ， RD ， WR ， A1， A0这几个信号的组合决定了 8255A 的所有具体操作。 PA0～ PA7： A组数据信号，用来连接外设； PB0～ PB7： B组数据信号，用来连接外设； PC0～ C7： C 组数据信号，用来连接外设或者作为控制信号。 表 21 8255的操作功能表 CS RD WR A1 A0 操 作 数 据 传 送 方 式 0 0 1 0 0 读 A 口 A口数据 → 数据总线 0 0 1 0 1 读 B 口 B口数据 → 数据总线 0 0 1 1 0 读 C 口 C口数据 → 数据总线 0 1 0 0 0 写 A 口 数据总线数据 → A口 0 1 0 0 1 写 B 口 数据总线数据 → B口 0 1 0 1 0 写 C 口 数据总线数据 → C口 0 1 0 1 1 写控制口 数据总线数据 → 控制口 2． 3 显示电路设计 键盘部分设计 图 26 键盘显示电路 根据要求，我们之设计 9 个按键，用 3 3 矩阵式键盘与单片机的 六个 I/O 口相连接来实现。 其功能为：启动，停止，排水测试，时间显示，状态选择，设定选择，上限温度，下限温度。 P 2 . 0P 2 . 1P 2 . 4P 2 . 2P 2 . 3P 2 . 5制冷机的温控设计 10 显示环节部分设计 本部分电路主要 使用八 段数码管和移位寄存器芯片 74LS164。 单片机通过 I2C总线将要显示的数据信号传送到移位寄存器芯片 74LS164 寄存，再由移位寄存器控制数码管的显示，从而实现移位寄存点亮数码管显示。 由于单片机的时钟频率达到 12M，移位寄存器的移位速度相当快，所以我们根本看不到数据是一位一位传输的。 从人类视觉的角度上看，就仿佛是全部数码管同时显示的一样。 复位及看门狗电路设计 DS1232 的结构及特点 1 引脚功能及内部结构 如图 27： PBRST：按钮复位输入端。 TD：看门狗定时器延时设置 端； TOL： 5％或 10％电压监测选择端； GND：电源地； RST：高电平有效复位输出端； RST：低电平有效复位输出端； ST：周期输入端。 Vcc：电源。 图 27 DS1232引脚 2 主要特点 DS1232 具有如下特点： 具有 8脚 DIP封装和 16 脚 SOIC 贴片封装两种形式，可以满足不同设计要求。 123 87 564Vc cR S TGNDT OLTDP B R S TSTR S T榆林学院 本科毕业设计（论文） 11 在微处理器失控状态下可以停止和重新启动微处理器。 微处理器掉电或电源电压瞬变时可自动复位微处理器。 精确的 5％或 10％电源供电监视。 不需要分立元件。 适应温度范围宽，－ 40～＋ 85℃。 DS1232 的功能 1 电源电压监视 DS1232 能够实时监测向微处理器供电的电源电压，当电源电压 VCC低于预置值时， DS1232 的第 5脚和第 6脚输出互补复位信号 RST 和 RST。 预置值通过第 3脚 (TOL)来设定；当 TOL 接地时， RST 和 RST 信号在电源电压跌落至 以下时产生；当 TOL 与 VCC相连时，只有当 VCC跌落至 以下时才产生 RST 和 RST 信号。 当电源恢复正常后， RST 和 RST 信号至少保持 250ms，以保证微处理器的正常复位。 2 按键复位 在单片机产品中，最简单的按键复位电路是由电阻和电容构成的，如果系统扩展存在需要和微处理器同时复位的其他接口芯片，这种简单的阻容复位电路往往不能满足整体复位的要求。 DS1232 提供了可直接连接复位按键的输入端PBRST(第 1脚 )，在该引脚上输入低电平信号，将在 RST 和 RST 端输出至少 250ms的复位信号。 3 看门狗定时器 在 DS1232 内部集成有看门狗定时器，当 DS1232 的 ST 端在设置的周期时间内没有有效信号到来时， DS1232 的 RST 和 RST 端将产生复位信号以强迫微处理器复位。 这一功能对于防止由于干扰等原因造成的微处理器死机是非常有效的。 看门狗定时器的定时时间由 DS1232 的 TD 引脚确定。 时钟芯片电路设计 DS1307 串行实时时钟芯片是一种低功耗，全部采用 BCD 码的时钟 /日历芯片，并内带 56 个字节的 NVSRAM。 地址和数据是通过 I2C 总线进行串行 传输。 它能提供秒，分，时，日，星期，月和年信息。 制冷机的温控设计 12 图 28 时钟芯片电路设计 DS1307 实时时钟简 介 引脚示意图及引脚功能 图 29 DS1307 引脚示意图 图中， VCC， GND直流电源通过这两个引脚提供给该器件， VCC 为 +5V 输入，当提供的 +5V 电源在正常范围内器件能充分地被访问，能对器件读写数据。 当 3V的电池被连至该器件且 VCC低于 VBAT 时，对器件的读写被禁止，而计时功能照常进行，不受低输入电压的影 响 ［ 8］。 VBAT电池输入引脚。 可以是任意标准的 3V 锂电池或其它电源。 为了器件SDASCLX1X2VBITGNDDS 1307V DD8123489 C 51P 1 .6P 1 .76532 .768 VK3 .6VVC CS C LS DAVB ATX 1X 2GNDS WQ / OUT1234 5678榆林学院 本科毕业设计（论文） 13 能够正常工作，电池电压必须限制在 ～ 之间。 SCL串行时钟输入， SCL 被用来在总线上同步数据传输。 SDA串行数据输入输出， SDA 是 I2C 总线接口的数据输入输出引脚，SDA引脚是开漏输出，要求接一个上拉电阻。 SWQ/OUT方波 /输出驱动， SWQE 位设置为 1 时，该引脚输出允许。 SWQ/OUT引脚可以输出四种方波频率中的一种（ 1Hz， 4Hz， 8Hz， 32Hz）。 在 VCC或 VBAT 供电下， SWQ/OUT 均能照常工作。 X1， X2接一标准的 的石英晶振，内部晶振电路设计要求晶振特定电容负。 在本设计中，需要用到电源大小有：177。 5V，177。 12V 及两个地。 我们分别采用三端集成稳压器 7812， 7905 来完成此要求。 其中还用到了开关电源。 图 210 系统电源设计 1 2 3 4 5 6 7 8ABCD87654321DCBAT i t l eN u m be r R e v i s i o nS i z eDD a t e : 2 2 J u n 2 0 05 S he e t o f F i l e : D : \ X I A O G A N G . D db D r a w n B。