基于labview的智能数字电压表的设计

基于labview的智能数字电压表的设计内容摘要：

行判别 ,就可以确定当时积分器的状态。 计数器是由微处理器内部的 8 位寄存器 B,C,D 级联组成 ,其中寄存器 B 为计数器的低 8 位 ,寄存器 D 为计数器的高 8 位。 这里选择系数 m =7,因此在 T21 期间将从寄存器 B 的最高位计数 ,在 T22 期间将从寄存器 B 的最低位计数。 脉冲调宽式 A/D 转换器是 Solartron 公司的专利 ,它也是在双积分式 A/D 转换器的基础上发展起来的。 脉冲调宽式 A/D 转换器主要克服双积分式 A/D 转换器的下述不足之处 :积分器输出斜波电压的线性度有限 ,使双积分式 A/D转换器的精度很难高于%。 积分器式 A/D 转换器采样是间断的 ,因此不能对被测信号进行连续监测。 脉冲调宽式 A/D 转换器的原理框图如图 211 （ a）所示，由一个积分器、两个比较器、一个可逆计数器和一些门电路组成。 积分器有三个输入信号 :被测信号 Ux、强制方波Uf 以及正负幅度相等的基准 UR。 由于强制方波的作用大于其余两者之和 ,所以积分器输出为正负交替的三角波。 当三角波的正峰和负峰超越了两个比较器的比较电平+U 和 U 时 ,比较器便产生升脉冲和降脉冲。 一方面 .升降脉冲用来交替地把正负基准电压接入到积分器的输入端 ,另一方面 ,升降脉冲分别控制门 Ⅰ 和门 Ⅱ ,以便控制可逆计数器进 行加法计数和减法计数。 上述分析可知 ,当 Ux=0 时 ,积分器的输出动态地对零平衡 ,因而升降脉冲宽度相等 ,可逆计数器在一个周期内的计数值为零。 如果有信号Ux 输入时 ,它将使积分器输出正向斜率增加负向斜率减少 ,从而使升脉冲宽度增加 ,降脉冲宽度减少 ,则可逆计数器加法计数多于减法计数 ,两者之差即代表 Ux 的大小。 上述 A/D 转换器各点波形如图 211（ b）所示，为简化起见，没考虑正负基准电压对积分输入电压的影响。 被测电压的平均值与可逆计数器进行加法计数的时间与减法计数之差成正比 ,即与计数器的 计数值成正比。 由于脉冲调宽式 A/D 转换器中的积分器在每个测量周期中要往返多次 ,使积分器的非线性得到了良好的补偿。 由于 A/D 转换对Ux 的采样是连续的 ,便于对 Ux 不间断地检测 ,克服了双积分 A/D 转换器前述的不足。 8 图 脉冲调宽式 A/D转换器原理 Fig Pulse width modulation A/D converter principle 在本设计中使用的 A/D 转换芯片是 ICL7135， ICL7135 精度高、抗干扰性能好、价格低 ,应用十分广泛。 下面为 ICL7135 的引脚定义、主要特性及 其与单片机的接口。 1234567891011121314 1516171819202122232425262728VREFERENCEANLOG COMMONIN OUTAZ INBUFF OUTREF CAPREF CAP+IN LOIN HIV+(MSD)D5(LSB)B1B2UNDERRANGEOVERRANGESTROBER/HDIGITAL GNDPOLCLOCK INBUSY(LSD)D1D2D3D4(MSB)B8B4* ICL7135 图 ICL7135 的引脚图 Fig ICL7135 Pin Map ICL7135 的引脚功能及主要特性 ： 9 ICL7135 是双斜积分式 4 位半单片 A/D 转换器 ,28 脚 DIP 封装。 其引脚功能如下：{1}脚（ V） 5V电源端。 {2}脚（ VREF）基准电压输入端。 {3}脚（ AGND）模拟地。 {4}脚（ INT）积分器输入端 ,接积分电容。 {5}脚（ AZ）积分器和比较器反相输入端 ,接自零电容。 {6}脚（ BUF）缓冲器输出端 ,接积分电阻。 {7}脚（ CREF+）基准电容正端。 {8}脚（ CREF）基准电容负端。 {9}脚（ IN）被测信号负输入端。 {10}脚（ IN+）被测信号正输入端。 {11}脚（ V+） +5V 电源端。 {12}、 {17}～ {20}脚（ D1~D5）位扫描输出端。 {13}～{16}脚（ B1~B5） BCD 码输出端。 {21}脚（ BUSY）忙状态输出端。 {22}脚（ CLK）时钟信号输入端。 {23}脚（ POL）负极性信号输出端。 {24}脚（ DGND）数字地端。 {25}脚（ R/H）运行／读数控制端。 {26}脚（ STR）数据选通输出端。 {27}脚（ OR）超量程状态输出端。 {28}脚（ UR）欠量 程状态输出端。 ICL7135 的主要性能特点为： 1） 输入阻抗达 109Ω以上 ,对被测电路几乎没有影响 ； 2）自动校零 ； 3）有精确的差分输入电路 ； 4）自动判别信号极性 ； 5）有超、欠压输出信号 ； 6）采用位扫描与 BCD 码输出。 本设计中使用单片机串行方式采集 ICL7135 的数据以实现单片机电压表和小 型智能仪表的设计方案。 ICL7135 的测量周期 ICL7135 的测量周期包括下列四相（节拍）： （ 1） AUTOZERO（自动调零）相 图 Vid=常数时 ICL7135 的时序图 Fig Vid= Constant ICL7135timing Diagram 在该相时，内部 IN+和 IN输入与引脚断开，且在内部连接到 NLGCOMMON，基准电容被充电至基准电压，系统接成闭环并为自动调零（ AUTOZERO）电容充电 10 以补偿缓冲放大器、积分器和比较器的失调电压。 此时，自动调零精度令受系统噪声的限制，以输入为基准的总失调小于 10μV。 （ 2） SINGALINTEGRATE（信号积分）相 在该相，自动调零环路被打开，内部的 IN+和 IN输入被连接至外部引脚。 在固定的时间周期内，这 些输入端之间的差分电压被积分。 当输入信号相对于转换器电源不反相（ NORETURN）时， IN可直接连接至 ANJGCOMMON 以便输出正确的共模电压。 同时，在这一相完成的基础上，输入信号的极性将被系统所记录。 （ 3） DEINTEGRATE（去积分）相 该相的基准用于完成去积分（ DEINTEGRATE）任务，此时内部 IN在内部连接ANLGCOMMON， IN+跨接至先前已充电的基准电容，所记录的输入信号的极性可确保以正确的极性连接至电容以使积分器输出极性回零。 输出返回至零所需的时间正比于输入信号的幅度。 返 回时间显示为数字读数，并由 1000（ Vid/Vref）确定。 满度或最大转换值发生在 Vid 等于 Vref 的两倍时。 图 不同 Vid时 ICL7135的时序图 Fig Vid ICL7135timing Diagram （ 4） ZEROINTEGRATE（积分器返回零）相 内部的 IN连接到 ANLGCOMMON，系统接成闭环以使积分器输出返回到零。 通常这相需要 100～ 200 个时钟脉冲，但是在超范围（ OVERRANGE）转换后，则需要 6200 个脉冲。 图 所示是 Vid 为常数时的 ICL7135 时序图，由图 可知：在 SignalIntegrate（即信号积分）相开始时， ICL7135 的 BUSY 信号线跳高并一直保持高电平，直到De integrate（去积分）相结束时才跳回低电平。 在满量程情况下，这个区域中的最多脉冲个数为 30002 个。 其中 De integrate（去积分）相的脉冲个数反映了转换结果。 图 是不同 Vid 值时的 ICL7135 时序 图。 由图 可见：对于不同模拟量输入，ICL7135 的 BUSY 信号的高电平宽度也不同。 在 ICL7135 与单片 机系统进行连接时，如果使用 ICL7135 的并行采集方式，则不但要连接 BCD 码数据输出线，又要连接 BCD 码数据的位驱动信号输出端，这样 11 至少需要 9 根 I/O 口线。 因此，系统的连接比较麻烦，且编程也非常复杂。 而 ICL7135的串行接法是通过计脉冲数的方法来获得测量转换结果的。 由其时序分析可知，在Deintegrate（去积分）相，其脉冲数与转换结果具有一一对应关系。 实际上，可以通过单片机（例如 ATMEL 公司的 51 系列单片机 AT89C52）的定时器 T0（也可以使用定时器 T1）来计脉冲器。 由于，定时器 T0 所用的 CLK 频率是系统晶振频率的 1/12。 因此可利用单片机（ AT89C52）的 ALE 信号作为 ICL7135 的脉冲（ CLK）输入。 但要注意，在软件设计编程中，若指令中不出现 MOVX 指令，ALE 端产生的脉冲频率将是晶振的 1/6。 至此，便可找到定时器所使用的频率与单片机系统晶振频率的关系，以及 ICL7135 所需的频率输入与单片机系统晶振频率的关系。 为了使定时器 T0 的计数脉冲的 ICL7135 工作所需的脉冲同步，可以将 ICL7135的 BUSY 信号接至 AT89C52 的 （ INT0）引脚上，并且将定时器 T0 的选通控制信号 GATE 倍 1。 此时定时器 T0 是否工作将受 BUSY 信号的控制。 由上述时序图可知，当 ICL7135 开始工作时，即在积分波形的 SignalIntegrate 相开始时，也就是ICL7135 的 BUSY 信号跳高时，定时器 T0 才开始工作，且定时器 T0 的 TH0、 TL0所记录的数据与 ICL7135 的测试脉冲（从积分波形的 SignalIntegrate 相开始时Deintegrate 相结束这一区域内的脉冲称为测量脉冲）存在一定的比例关系。 其系统连接图如图 所示。 在这种情况下，由于定时器 T0 和 ICL7135 所用的时钟不是同一路。 因此，应当找到定时器 T0 所记录的数据和测量脉冲之间的某种比例关系。 其比例关系如下： Ftime=Fosc/12； Fale=Fosc/6； Freal=Fosc/24； Ficl=Fale/N 其中， Fosc 为系统晶振频率； Ftime 为定时器所用频率； Fale 为单片机 ALE 输出的频率； Freal 为 ICL7135 的测量脉冲频率； Ficl 为 ICL7135 所用的输入频率，该频率可通过 Dale 分频得到。 N 为分频比，该系统中 N 应选为 4。 12 6K8R1100KR4C2D1D2REFVAGNDAZBOFCAP1CAP2V+DGNDPOCCLKBUSYICL7135~CLKRDSVss SDRCLKQ~QVDDCD401389C52INT0ALEVcc89C52100KR5100KR31uF1uFC3C4C630pC512Y1XTALR210K+5V+5V5VVCCVCC 图 ICL7135 与 89C52的接口电路 Fig ICL7135and89C52 Interface Circuit 中央控制电路的设计 本系统使用 ATMEL 公司生产的 89C52 单片机作为微控制器，控制测压和无线传输过程。 AT89C52 是 ATMEL 美国公司生产的低电压，高性能 CMOS 8 位单片机，片内含 8K bytes 的可反复擦写的 Flash 只读程序存储器和 256 bytes 的随机存取数据存储器（ RAM），器件采用 ATMEL 公司的高密度，非易失性存储技术生产，与标准MCS51 指令系统及 8052 产品引脚 兼容，片内置通用 8 位中央处理器（ CPU）和 Flash存储单元，功能强大 AT89C52 单片机适合于许多较为复杂的控制应用场合。 下图为AT89C52 的引脚图： 图 AT89C52 的引脚图 Fig AT89C52 Pin Map 13 主要性能参数： MCS51 产品指令和引脚完全兼容 2. 8K 字节可重擦写 Flash 闪速存储器 次擦写周期 ： 0Hz—24MHz *8 字节内部 RAM 个可编程 I/O 口线 个 16 位定时计数器 个中断源 UART 通道 功能特性概述： AT89C52 提供以下标准功能： 8K字节 Flash 闪速存储器， 256 字节内部 RAM，32 个 I/O 口线， 3 个 16 位定时计数器，一个 6 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。 同时， AT89C52 可降至 0Hz 的静态逻辑操作，并支持两种软件可选的节电工作模式。 空闲方式停止 CPU 的工作，但允许 RAM,定时计数器，串行通信口及中断系统继续工作。 掉电方式保存 RAM 中的 内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 引脚功能说明： Vcc：电源电压 ； GND:地 ； P0 口： P0 口是一组。