基于fpga的fir数字低通滤波器的ip核设计

基于fpga的fir数字低通滤波器的ip核设计内容摘要：

波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。 数字滤波器在 语言信号处理 、图像信号处理、医学生物信号处理以及其他应用领域都得 到了广泛应用。 它涉及到的领域很广，如通信系统，系统控制，生物医学工程，机械振动，遥感遥测，地质勘探，故障检测，电力系统，航空航天，自动化仪器等。 数字滤波器的好坏对相关的众多工程技术领域影响很大，一个好的数字滤波器会有效的推动众多的工程技术领域改造和学科发展。 所以对数字滤波器的工作原理，硬件结构和实现方法进行研究具有一定的意义。 毕业设计（论文） 2 FPGA（ Field－ Programmable Gate Array） ，即现场可编程门阵列，它是在 PAL、GAL、 CPLD 等可编程器件的基础上进一步发展的产物。 它是作为专用集成电路（ ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA 采用了逻辑单元阵列 LCA（ Logic Cell Array） 这样一个概念，内部包括可配置逻辑模块 CLB（ Configurable Logic Block） 、输出输入模块 IOB（ Input Output Block） 和内部连线 （ Interconnect） 三个部分。 现场可编程门阵列 （ FPGA）是可编程器件。 与传统逻辑电路和门阵列（如 PAL， GAL及 CPLD 器件）相比，FPGA 具有不同的结构， FPGA 利用小型查找表（ 161RAM）来实现组合逻辑，每个查找表连接到一个 D 触发器的输入端，触发器再来驱动其他逻辑电路或驱动 I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到 I/O 模块。 FPGA 的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与 I/O 间的联接方式 ,并最终决定了 FPGA 所能实现的功能 , FPGA 允许无限次的编程 . FPGA 技术的发展及应用 FPGA 正处于高速发展时期，新型芯片的规模越大，成本也越来越低，低端的 FPGA已逐步取代了传统的数字元件，高端的 FPGA将会成为今后竞争的主流。 自 1985 年问世以来， FPGA 从集成电路与系统家族一个不起眼的小角色逐渐成为电子设计领域的重要器件。 它极大地提高了设计灵活性并缩短了产品上市时间，在通信、工业控制、航空领域中广泛应用。 FPGA 行业集中度很高，几家美国公司掌握着行业的 “制空权 ”。 特别是在航空航天及军工等特殊领域，美国等少数国家对先进的技术保持封锁。 因此，发展国内 FPGA 产业不是要不要的问题，而是怎么发展的 问题。 国内 IC 企业介入FPGA 的时间并不长，多数公司还处于学习阶段。 Altera 公司和 Xilinx 公司为代表的 FPGA 厂商，除了在 FPGA 产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点也不逊色于专业的 EDA 厂商，所以从这个角度来说， FPGA 厂商也是 EDA 毕业设计（论文） 3 公司。 这里的代表性产品就是 Altera 公司的 Quartus II 开发软件和 Xilinx 公司的ISE 开发软件。 Altera 的 FPGA 开发工具已经经历了四代。 从最初的基于 DOS 的 A+Plus，发展到 Max+Plus， 1991 年推出基于 Windows 的开发工具 Max+Plus II。 Max+Plus II 在 FPGA 设计工具里是一个划时代的产品，它提供了一种与结构无关的图形化设计环境，功能强大，使用方便。 设计者无须精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入工具（如原理图或者 HDL 语言）把自己的设计输入到计算机中， Max+Plus II 就会自动把这些设计转换成最终结构所需的格式，用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四 代开发工具，是一个集成化的多平台设计环境，能够直接满足特定设计需要，在 FPGA 和 CPLD 设计各个阶段都提供了工具支持，并为可编程片上系统 (SOPC)提供全面的设计环境，是一个系统级的高效的 EDA 设计工具。 而且，随着器件结构和性能的不断提高，器件集成度的不断扩大， Altera 始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持着一年一个新版本的更新进度。 FPGA 软件设计工具 Quartus II Altera 公司和 Xilinx 公司为代表的 FPGA 厂商，除了在 FPGA 产品线上不断推陈 出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点都不逊色于专业的 EDA 厂商，所以从这个角度来说， FPGA 厂商也是 EDA公司。 这里的代表性产品就是 Altera 公司的 Quartus II 开发软件和 Xilinx 公司的ISE 开发软件。 Altera 的 FPGA 开发工具已经经历了四代。 从最初的基于 DOS 的 A+Plus，发展到 Max+Plus， 1991 年推出基于 Windows 的开发工具 Max+Plus II。 Max+Plus II 在 FPGA 设计工具里是一个划时代的产品，它提供了一种和结构无关的图形 化的设计环境，功能强大，使用方便。 设计者无需精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入工具（如原理图或者 HDL 语言）把自己的设计输入到计算机中， Max+Plus II 就会自动把这些设计转换成最终结构所需的格式， 毕业设计（论文） 4 用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接满足特定的设计需要，在 FPGA 和 CPLD 设计各个阶段都提供了工具支持，并为可编程片上系统（ SOPC）提供 全面的设计环境，是一个系统级的高效的 EDA 设计工具。 而且，随着器件结构和性能的不断提高，器件集成度的不断扩大， Altera 始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持这一年一个新版本的更新进度。 Altera 公司的 Quartus II 软件是一种集编辑，编译，综合，布局布线，仿真与器件编程于一体的集成设计环境。 Quartus II 软件支持基于 VHDL 与 Verilog HDL等硬件描述语言的设计和基于图形的设计，内部嵌有 VHDL和 Verilong HDL的逻辑综合器，也支持利用第三方 的综合工具进行逻辑综合。 进行设计仿真时，既可以利用 Quartus II 软件自己的仿真工具，也可以利用如 ModelSim等第三方仿真工具。 Quartus II 软件除了进行基于 FPGA 的一般的数字系统开发外。 还可以与 MATLAB 和 DSP Builder 结合，进行基于 FPGA 的 DSP 系统开发；使用内嵌的 SOPC Builder 设计工具，配合 Nios II IDE 集成开发环境，进行基于 Nios II软核处理器的嵌入式系统开发。 Quartus II 软件的设计流程遵循典型的 FPGA 设计流程，包括设计输入，综合，布局 布线，时序分析，仿真验证，编程配置等设计步骤，以及与布局布线有关的功耗分析，调试，工程更改管理，与时序分析和仿真验证有关的时序逼近。 毕业设计（论文） 5 2 FIR 数字滤波器的理论研究及分析 数字滤波器的理论基础 数字滤波器是 通过对数字信号的运算处理，改变信号频谱，完成滤波作用的算法或装置。 数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。 数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。 数字滤波器一词出现在 60 年代中期。 由于电子计算机技术和 大规模集成电路 的发展，数字滤波器已可用计算机软件实现，也可用大规模集成数字硬件实时实现。 数字滤波器是一个 离散时间系统 （按预定的算法，将输入 离散时间信号 转换为 所 要求的输出离散时间信号的特定功能装置）。 应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。 数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即 1/2 抽样频率点呈 镜像 对称。 为得到模拟信号，数字滤波器处理的输出数字信号须经 数模转换 、平滑。 数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。 数字滤波器在 语言信号处理 、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。 数字滤波器有低通、高通、带通、带阻和全通等类型。 它可以是时不变的或时变的、因果的或非因果的、线性的或 非线性的。 应用最广的是线性、时不变数字滤波器，以及 FIR 滤波器。 数字滤波器的分类 数字滤波器有低通、高通、带通、带阻和全通等类型。 它可以是时不变的或时变的、因果的或非因果的、线性的或非线性的。 应用最广的是线性、时不变数字滤波器，以及 FIR 滤波器。 FIR 滤波器：有限长单位冲激响应滤波器，是 数字信号处理 系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相 频特性，同时其单位 毕业设计（论文） 6 抽样响应是有限长的，因而滤波器是稳定的系统。 鉴于 IIR 数字滤波器最大缺点：不易做成线性相位，而现代图像、语声、数据通信对线性相位的要求是普遍的。 因此， FIR 滤波器在通信、图像处理、 模式识别 等领域都有着广泛的应用。 FIR 数字滤波器的设计方法 FIR 滤波器设计方法以直接 逼近 所需离散时间系统的频率响应为基础。 设计方法过去主要包括窗函数法和最优化方法（等同 波纹法）。 本文 主要采用模块法。 在 本次 设计过程中，运用 的是 Altera 公司的 Quartus II 软件 中的一款 DSP Builder 设计工具， 与 MATLAB 相结合， 利用 MATLAB 中自带的滤波器模块与 DSP Builder中所包含的 FPGA模块构建 FIR 数字滤波器，并在 Simulink中实现仿真。 毕业设计（论文） 7 3 FPGA DSP 系统设计分析 DSP 的基本概念 数字信号处理 (DSP)技术的迅速发展，已经广泛应用于 3G 通信，网络会议，多媒体系统，雷达声纳，医学仪器，实时图像识别以及民用电 器等，而且所有这一切在功能实现，性能指标与成本方面都在不断增加其要求。 数字信号处理与模拟信号处理相比有许多优点，如相对于温度和工艺的变化，数字信号要比模拟信号更稳健，在数字表示中可以改变信号的字长来更好的控制精度，与模拟信号中信号和噪声同时被放大不同， DSP 技术可以在放大信号的同时将噪声和干扰去除，数字信号还可以不带误差的被存储和恢复，发送和接收，处理和操控。 由于 DSP 与其他通用计算机技术互相区别的两个重要特性是实时流量要求和数据驱动特性。 与通用计算机技术先在缓存器存储数据再按批作业处理不同，DSP 的硬 件实现应该首先满足实时处理的流量约束的要求，从信号源周期地接受新的输入采样必须即时进行处理。 但是，一旦硬件达到所要求的采样率 ，就没有必要提高计算的执行速度了。 在 DSP 系统中，一旦所有的输入数据有效，就可以执行任何的处理任务或计算，在这个意义上，这些系统由数据流同步，而不是由系统的时钟同步，这使得 DSP 系统可以利用没有全局时钟要求的异步电路， DSP 算法由对一个无限时间序列重复地执行相同代码不终止的程序来描述。 在处理或计算中，全部算法执行一次称为一个迭代。 迭代周期是执行算法的一个 迭代要求的时间，它的倒数是迭 代率。 DSP 系统根据每秒处理的采样率，用采样率来表征，也称为流量。 在进行计算的组合逻辑电路中，从输入到输出的最长路径定义为关键通道。 此时一个路径的长度正比于它的计算时间。 DSP 系统通常是利用时序电路来实现的，其中关键通道是由任何两个寄存元件（或延迟元件） 之间的最长路径来定义的。 关键通道的计算时间决定一个 DSP 系统的最小可处理的时钟周期或最大的时钟频率。 毕业设计（论文） 8 等待时间定义为由系统接受相应的输入到产生一个输出之间的时间差。 对于只包含组合逻辑的系统，等待时间通常按照绝对的时间单位或者门延迟的数目表示。 对于时序系统， 等待时间通常按照时钟周期数来表示。 DSP 系统的时钟速率与它的采样率一般是不相同的。 FPGA 实现 DSP 的特点 要实现一个。