基于eda技术的hdb3编码器设计

基于eda技术的hdb3编码器设计内容摘要：

冲选择不做介绍。 传输码 (或称线路码 )的结构将取决于实际信道特性和系统工作的条件。 通常，传输码的结构应具有下列主要特性： (1) 相应的基带信号无直流分量， 且低频分量少； (2) 便于从信号中提取定时信息； (3) 信号中高频分量尽量少， 以节省传输频带并减少码间串扰； (4) 不受信息源统计特性的影响， 即能适应于信息源的变化； (5) 具有内在的检错能力，传输码型应具有一定规律性， 以便利用这一规律性进行宏观监测； (6) 编译码设备要尽可能简单， 等等。 满足或部分满足以上特性的传输码型种类繁多，这里准备 介绍目前常见的几种。 单极性非归零 （ NRZ ） 码 单极性 NRZ 码如图 24 （ a ）所示。 在表示一个码元时，二进制符号 “1”和 “0” 分别对应基带信号的正电平和零电平，在整个码元持续时间，电平保持不变。 单极性 NRZ 码具有如下特点： （ 1 ）发送能量大，有利于提高接收端信噪比； （ 2 ）在信道上占用频带较窄； （ 3 ）有直流分量，将导致信号的失真与畸变；且由于直流分 量的存在，无法使用一些交流耦合的线路和设备； （ 4 ）不能直接提取位同步信息； （ 5 ）抗噪性能差。 接收单极性 NRZ 码的判决电平应 取 “1”码 电平的一半。 由于信道衰减或特性随各种因素变化时，接收波形的振幅和宽度容易变化，佳木斯大学学士学位论文 8 佳木斯大学信息电子技术学院 因而判决门限不能稳定在最佳电平，使抗噪性能变坏； （ 6 ） 传输时需一端接地。 由于单极性 NRZ 码的诸多缺点，基带数字信号传输中很少采用这种码型，它只适合极短距离传输。 双极性非归零 （ NRZ ） 码 在此编码中， “1”和 “0”分 别对应正、负电平，如图 24 （ b ）所示。 其特点除与单极性 NRZ 码特点（ 1 ）、（ 2 ）、（ 4 ）相同外，还有以下特点： （ 1 ）直流分量 小。 当二进制符 号 “1”、 “0”等 可能出现时，无直流成分； （ 2 ）接收端判决门限为 0 ，容易设置并且稳定，因此抗干扰能力强； （ 3 ）可以在电缆等无接地线上传输。 双极性 NRZ 码常在 CCITT 的 V 系列接口标准或 RS232 接口标准中使用。 单极性归零 （ RZ ） 码 归零码是指它的有电脉冲宽度比码元宽度窄，每个脉冲都回到零电平，即还没有到一个码元终止时刻就回到零值的码型。 单极性归零码如图 24（ c ）所示，在传 送 “l”码时发送 1 个宽度小于码元持续时间的归零脉冲；在传送 “0”码时不发送脉冲。 脉冲宽度 与码元宽度 之比 叫占空比。 单极性 RZ 码与单极性 NRZ 码比较，缺点是发送能量小、占用频带宽，主要优点是可以直接提取同步信号。 此优点虽不意味着单极性归零码能广泛应用到信道上传输，但它却是其它码型提取同步信号需采用的一个过渡码型。 即对于适合信道传输的，但不能直接提取同步信号的码型，可先变为单极性 归零码，再提取同步信号。 双极性归零 （ RZ ） 码 双极性归零码构成原理与单极性归零码相同，如图 24 （ d ）所示。 “ 1”佳木斯大学学士学位论文 9 佳木斯大学信息电子技术学院 和 “0” 在传输线路上分别用正和负脉冲表示，且相邻脉冲间必有零电平区域存在。 对于双极性归零码，在接收端根据接收波形归于零电平便可知道 1 比特信息已接收完毕，以便准备下一比特信息的接收。 所以，在发送端不必按一定的周期发送信息。 可以认为正负脉冲前沿起了启动信号的作用，后沿起了终止信号的作用。 因此，可以经常保持正确的比特同步。 即收发之间无需特别定时，且各符号独立地构成起止方式 ，此方式也叫自同步方式。 双极性归零码具有双极性非归零码的抗干扰能力强及码中不含直流成分的优点，应用比较广泛。 差分 码 在差分码中， “1”、 “0”分别用电平跳变或不变来表示。 若用电平跳变来表示 “1”，称为传号差分码（在电报通信中，常把 “1”称为传号，把 “0”称为空号），如图 24 （ e ） 所示。 若用电平跳变来表示 “0”，称为空号差分码。 由图可见，这种码型在 形式上与单极性或双极性码型相同，但它代表的信息符号与码元本身电位或极性无关，而仅与相邻码元的电位变化有关。 差分码也称相对码，而相应地称前面的单极 性或双极性码为绝对码。 差分码的特点是，即使接收端收到的码元极性与发送端完全相反，也能正确地进行判决。 佳木斯大学学士学位论文 10 佳木斯大学信息电子技术学院 图 24 二进制数字基带信号码型 AMI 码 AMI 码是传号交替反转码。 其编码规则是将二进制消息代码 “1”(传号 )交替地变换为传输码的 “+1”和 “1”，而 “0”(空号 )保持 不变。 例如： 消息代码 1 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 1 1 … AMI 码： +1 0 0 –1 +1 0 0 0 0 0 0 0 1 +1 0 0 1 +1… AMI 码对应的基带信号是正负极性交替的脉冲序列，而 0 电位持不变的规律。 AMI 码的优点是，由于 +1 与 1 交替， AMI 码的功率谱（见图 2 6）中不含直流成分，高、低频分量少，能量集中在频率为 1/2 码速处。 位定时频率分量虽然为 0，但只要将基带信号经全波整流变为单极性归 零波形，便可提取位定时信号。 此外， AMI 码的编译码电路简单，便于利用传号极性交替规律观察误码情况。 鉴于这些优点， AMI 码是 CCITT 建议采用的传输码性之一。 AMI 码的不足是，当原信码出现连 “0”串时，信号的电平长时间不跳变，造成提取定时信号的困难。 解决连 “0”码问题的有效方法之一是采用 HDB3 码。 HDB3码 HDB3 码的全称是 3 阶高密度双极性码，它是 AMI 码的一种改进型， 其目佳木斯大学学士学位论文 11 佳木斯大学信息电子技术学院 1 . 00 . 50 0 . 5 1 . 0A M IH D B 3非归零码归一化功率谱f / f s的是为了保持 AMI 码的优点而克服其缺点， 使连 “0”个数不超过 3 个。 其编码规则如下： （ 1） 当信码的连 “0”个数不超过 3 时，仍按 AMI 码的规则编，即传号极性交替； （ 2）当连 “0”个数超过 3 时，则将第 4 个 “0”改为非 “0”脉冲，记为 +V或 V，称之为破坏脉冲。 相邻 V码的极性必须交替出现，以确保编好的码中无直流； （ 3）为了便于识别， V 码的极性应与其前一个非 “0”脉冲的极性相同，否则，将四连 “0”的第一个 “0”更改为与该破坏脉冲相同极性的脉冲，并记为 +B 或B； （ 4） 破坏脉冲之后的传号码极性也要交替。 例如： 代码： 1000 0 1000 0 1 1 000 0 l 1 AMI 码： 1000 0 +1000 0 1 +1 000 0 1 +1 HDB3 码： 1000 V +100 +V 1 +1 B00 1 其中的 177。 V 脉冲和 177。 B 脉冲与 177。 1 脉冲波形相同，用 V或 B 符号的目的是为了示意是将原信码的 “0”变换成 “1”码。 虽然 HDB3 码的编码规则比较复杂，但译码却比较简单。 从上述原理看出，每一个破坏符号 V总是与前一非 0 符号同极性 (包括 B 在内 )。 这就是说， 从收到的符号序列中可以容易地找到破坏点 V，于是也断定 V符号及其前面的 3 个符号必是连 0 符号，从而恢复 4 个连 0 码，再将所有 1 变成+1 后便得到原消息代码。 HDB3 码保持了 AMI 码的优点外，同时还将连 “0”码限制在 3 个以内，故有利于位定时信号的提取。 HDB3 码是应用最为广泛的码型， A 律 PCM 四次群以下的接口码型均为 HDB3 码。 图 25 AMI 码和 HBD3 码的功率谱 佳木斯大学学士学位论文 12 佳木斯大学信息电子技术学院 另外在数字基带传输系统中还有 PST 码、数字双向码、密勒码、 CMI 码、nBmB 码。 这些码型都广泛应用于基带传输系统中。 佳木斯大学学士学位论文 13 佳木斯大学信息电子技术学院 第 3章 EDA技术 EDA技术概述 EDA 是 Electronic Design Automation 的缩写，以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关飞的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑变异、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终完成集成电 子系统或专用集成芯片的一门新技术。 利用 EDA 技术进行电子系统的设计，具有以下的几个特点： 1) 用软件的方式设计硬件； 2) 用软件的方式设计的系统到硬件系统的转换时由有关的开发软件自动完成的； 3) 设计过程中可用有关软件进行各种仿真； 4) 系统可现场编程，在线升级； 5) 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。 因此 EDA 技术越来越为电子设计者们所喜爱，成为现代电子设计的发展趋势。 EDA技术的发展历程 EDA 技术伴随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计（ CAD）、计算机辅助工程设计（ CAE）和电子设计自动化（ EDA）三个发展阶段。 20 世纪 70 年代的计算机辅助设计 CAD阶段 早期的电子系统硬件设计采用的是分立元件，随着集成电路的出现和应用，硬件设计进入到发展的初级阶段。 初级阶段的硬件设计大量选用中小规模标准集佳木斯大学学士学位论文 14 佳木斯大学信息电子技术学院 成电路，人们将这些器件焊接在电路板上，做成初级电子系统，对电子系统的调试是在组装好的 PCB 板上进行的。 由于设计师对图形符号使用数量有限，传统的手工布图方法无法满足产品复杂性的要求，更不能满足工作效率的要求。 这时，人们开始将产品设计过程中高度重复性的繁杂劳动，如布线工作，用二维图形编辑 与分析的 CAD 工具替代，最具代表性的产品就是美国 ACCEL 公司开发的 Tango 布线软件。 20 世纪 70 年代，是 EDA 技术发展的初级期，由于 PCB 布图布线工具受到计算机工作平台的制约，其支持的设计工作有限性能比较差。 20 世纪 80 年代的计算机辅助工程设计 CAE阶段 初级阶段的硬件设计是用大量不同型号的标准芯片实现电子系统设计的。 随着微电子工艺的发展，相继发现了集成上万只晶体管的微处理器、集成几十万直到上百万储存单元的随时存储器和只读存储器。 此外，支持定制单元电路设计的硅编辑、掩膜编程的门阵列，如标准单元的半定制 设计方法以及可编程逻辑器件（ PAL 和 GAL）等一系列微结构和微电子学的研究成果都为电子系统的设计提供了新天地。 因此，可以用少数几种通用的标准芯片实现电子系统的设计。 伴随计算机和集成电路的发展， EDA 技术进入到计算机辅助工程设计阶段。 20 世纪 80 年代初，推出的 EDA 工具则以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心，重点解决电路设计没有完成之前的功能检测等问题。 利用这些工具，设计师能在产品制作之前预知产品的功能与性能，能生产制造文件，在设计阶段对产品性能的分析前进了一大步。 20 世纪 90 年代电子系统 设计自动化 EDA阶段 为了满足千差万别的系统用户提出的设计要求，最好的办法是由用户自己设计芯片，让他们把想设计的电路直接设计在自己的专用芯片上。 微电子技术的发展，特别是可编程逻辑器件的发展，使得微电子厂家可以为用户提供各种规模的可编程逻辑器件，使设计者通过电子设计芯片实现电子系统功能。 EDA 工具的发展，又为设计师提供了全县 EDA 工具。 这个阶段发展起来的 EDA 工具，目的是在设计前期将设计师从事的许多高层次设计由工具来完成，如可以将用户要佳木斯大学学士学位论文 15 佳木斯大学信息电子技术学院 求转换为设计技术规范，有效的处理可用的设计资源与理想的设计目标之间的矛盾， 按具体的硬件、软件和算法分解设计等。 由于电子技术和 EDA 工具的发展，设计师可以在不太长的时间内使用 EDA 工具，通过一些简单标准化设计过程，利用微电子厂家提供的设计库来完成数万门 ASIC 和集成系统的设计与验证。 20 世纪 90 年代，设计师逐步从使用硬件转向设计硬件，从单个电子产品开发转向系统级电子产品开发。 因此。