基于dsp数字信号处理器的数字滤波器

基于dsp数字信号处理器的数字滤波器内容摘要：

%将原始信号做 FFT 变换 Pyy=y.*conj(y)。 %做功率谱分析 f=(0:(N/21))。 for i=1:N/21。 f(i)=f(i)*fs/N。 end。 figure(l)。 Plot(f， pyy(1:N/2))。 y=fft(yyl， N)。 Pyy=y.*conj(y)。 f=(0:(N/21))。 for i=1:N/21。 f(i)=f(i)*fs/N。 end figure(2)。 Plot(f， pyy(1。 N/2))。 吕梁学院本科毕业论文（设计 ） 11 第 4 章 数字滤波器硬件电路设计 基于 DSP 的数字滤波器总体硬件设计方案 本次设计采用 5000 系列的 DSP 通用型的芯片， 5000 系列的 DSP 具有更高的时钟频率、更低的价格和更加强大的运算功能，在数字滤波器系统的设计中采用了 TI 公司的一款高性能、低功耗的定点 DSP:TMS320VC5402。 该 DSP 具有较快的运算速度：运算速度最快可达 532MPIS；采用了低功耗设计方式 :内核电压为 ， I/O 电压为。 数字滤波系统的具体方案框图见图 41[6][2]。 通常的设计中会采用 5V 供电并行的 ADC(模数转换 )和 DAC(数模转换 )芯片与 DSP连接，传输数据过程中会占用总线的时间，而且需要采用多片电平转换器件将 5V 电平转换为 的逻辑电平。 考虑到 TMS320VC5402 的片上包含两个 McBSP(多通道缓冲串行口 )接口，可以将这两个通道模仿实现 SPI 的时序，因此本设计中采用了 SPI 接口器件， ADC 芯片采用的 TMS320VC5402 ADC SRAM FLASH 电源 JTAG 时钟 McBSP1 McBSP2 图 41 数字滤波器系统方案框图 12 是 TLV1570，实现将需要滤波信号从模拟转换到数字信号的实 时采样。 TMS320VC5402 内部硬件结构 TMS320VC5402 是定点的数字信号处理器。 它采用先进的修正哈佛结构，片内共有8 条 16 位的总线，其中包括 4 条程序 /数据总线和 4 条地址总线 [10[7]]。 CPU 采用并行结构设计特点，使其能在一条指令周期内，高速地完成多项算术运算。 CPU 的基本组成如下 :① 40 位算术逻辑运算单元 (ALU)，包括一个 40 位桶形移位寄存器和 2 个独立的 40 位累加器。 ② 17X17 位并行乘法器，与 40 位专用加法器相连，用于非流水线式单周期乘法 /累加 (做 C)运算。 ③比较、选择和存储单元 (CSSU)，用于加法 /比较选择。 ④指数编码器，可以在单个周期内计算 40 位累加器中数值的指数。 DSP5402 的片上外围电路包括 :通用 I/O 引脚 (XF 和 BIO)，定时器，时钟发生器，一个与外部处理器通信的 8 位的 HPI(Host Port Ierface)接口，两个多通道缓冲串行口McBSP(Multichannel BSP)。 器片内存储器的种类只要有以下几种 : 双访问RAM(DARAM)，单访问 RAM(SRAM)和 ROM。 RAM 一般映射在数据空间。 DRAM 一般由若干块构成，由于每块 DARAM 在一个机器周期内可以被访问 2 次，中央处理单元和片内外设在一个周期内可以同时对其进行一次读和一次写操作。 根据需要，通过改变处理器状态寄存器的三个位 MP/MC、 OVYL 和 DROM 来灵活地改变存储器的配置。 数据存储空间还有一块特殊的区域， 00H~08H。 这块区域包含的是存储器映像寄存器，它包含了 DSP 中所有的寄存器，可以通过读这块存储器来了解各个寄存器的值，或者通过写这块寄存器来改变寄存器的值。 因此编程时不能随便向这个区域存储数据，除非根据需要来改变相应寄存器的值，否则会导 致程序运行结果错误。 具有高度专业化的指令系统，包括单指令重复和块指令重复操作，块存储器传输指令， 32 位长操作数指令，同时读入 2 或 3 个操作数的指令，能并行存储和并行加载的算术指令，条件存储指令和从中断快速返回。 复位电路设计 为了确保系统能够稳定的工作，复位电路是系统中必不可少的电路。 电源刚加上电时， TMS320VC5402 芯片处于复位状态， /RS 为低使芯片复位。 为使芯片初始化正确，一般应保证 /RS 为低至少持续 3 个 CLKOUT 周期。 但是，在上电后，系统的晶体振荡器一般需要几百毫 秒的稳定期，一般为 100200ms。 对于实际的 DSP 应用系统，特别是产品化的 DSP 系统，其可靠性是一个不容忽视的问题。 由于 DSP 系统的时钟频率较高，在运行时极有可能发生干扰和被干扰的现象，严重时系统可能会出现死机现象。 为了克服这种情况，除了在软件上做一些保护措施外，硬件上也必须做相应的处理。 硬件上最有效的保护措施就是采用具有监视 (Wathcdog)功能的自动复位电路。 自动复位电路除了具有上电复位功能外，还具有监视系统运行并在系统发生故障或死机时再次复吕梁学院本科毕业论文（设计 ） 13 位的功能。 其基本原理就是通过电路提供 一个高低电平发生变化的信号，如果在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常并重新对系统进行复位。 根据上述原理，在本系统的设计中采用了 ADM706TAR 芯片。 该芯片具有上电复位功能，电压监测功能和看门狗功能 [9]。 图 42 数字滤波器系统复位电路原理图 14 时钟电路设计 给 DSP芯片提供时钟一般有两种方法。 一种是利用 DSP芯片内部所提供的晶振电路，在 DSP 芯片的 Xl 和 X2/CLKIN 之间连接一晶体可启动内部振荡器，晶体应为基本 模式，且为并联谐振。 另一种方法是将外部的时钟源直接输入 X2/CLKIN 引脚， X1 悬空。 采用封装好的晶体震荡器，这种方法使用方便，因此得到了广泛的应用，只要在引脚 4 上加电压，引脚2 接地，就可以在引脚 3 上得到所需的时钟。 图 43 DSP 时钟电路原理图 电源设计 吕梁学院本科毕业论文（设计 ） 15 为了降低芯片的功耗， DSP5402 芯片采用低电压供电方式，并且采用内核电压和I/0 电压分开的方式。 TMS320VC5402 芯片电源分为两种 ，即内核电压 (CVdd)和 I/O 电压 (DVdd)，其中， I/O 电源一般采用 电压，而内核电源电压为。 TMS320VC5402 的电流消耗主要取决于器件的激活度， CVdd 消耗的电流主要取决于 CPU 的激活度，外设消耗的电流取决于正在工作的外设及其速度。 一般的，与 CPU相比，外设消耗的电流比较小。 时钟电路也需要消耗一小部分的电流，而且这部分电流是恒定的，与 CPU 和外设的激活度无关。 CVdd 为器件的所有内部逻辑提供电流，包括CPU、时钟电路和所有外设。 DVdd 只为外部接口引脚提供电压，消耗的电流取决 于外部输出的速度和数量，以及在这些输出上的负载电容。 根据设计的具体电路可一计算出 电源所消耗的电流 60mA， 电源所消耗的电流 3QmA，因此可以得出该系统在全速工作的状态下，最大功耗为 25OmA。 在本系统的设计中采用了两片 AMS1117 来提供 DSP 芯片的 I/O 电源和内核电源。 AMSl1l7 为最大输出电流可达 800mA 的LDO(Low Dropout Voltage Regulator)，包含 、 等固定电压输出几种类型。 由于LDO 的功耗为 (UIUO)IO I，而系统的输入电压为 5V，为将低整个系统的功耗，将AMSl117 一 的输入直接接到 AMSl1l7 一 的输出端，而不是直接接到 5V 电源电压上，这样系统功耗将降低 51mW。 系统在工作状态下，逻辑电平在不停的快速发生变化，因此系统的电源也会出现不同程度的波动，为保证系统的电源完整性，在输入 5V电源、 电源、 电源的输出处都增加了大容量的储能电容，在所有芯片的各个电源管脚处都增加了去祸电容。 由于有两个电源，需要考虑的一个问题是加电次序。 理想情况下， DSP 芯片上的两个电源同时加电，但是在一些场合很难做到。 如果不能 做到同时加电，应先对 DVdd加电，然后对 CVdd 加电。 DVdd 应不超过 CVdd 电压 2V。 JTAG接口设计 JTAG(Joint Test Action Group)是 1985 年制定的检测 PCB 和 IC 芯片的一个标准，1990 年被修改后成为 IEEE 的一个标准，即 一 1990。 通过这个标准，可对具有 JTAG 接口的芯片的硬件电路进行边界扫描和故障检测。 具有 JTAG 接口的芯片，相关 JTAG 引脚的定义为 :TCK 为测试时钟输入。 TDI 为测试数据输入，数据通过 TDI 引脚输入 JTAG 接口。 TDO 为测试数据输出，数据通过 TDO 引脚从 JTAG 接口输出。 TMS 为测试模式选择， TMS 用来设置 JTAG 接口处于某种特定的测试模式。 TRST 为测试复位，输入引脚，低电平有效。 设计一个 DSP 系统，一般必须考虑系统的软件硬件调试，调试 DSP 系统一般离不开DSP 仿真器。 而仿真器通过仿真接口实现与 DSP 之间的数据交互。 设计仿真接口比较简单，只要根据 DSP 芯片所提供的接口类型按照相应的接口标准即可。 下图为 JTAG 仿真接口定义 [8]。 1 2 3 4 5 6 7 8 9 10 TMS TDI VCC TDO TCKRET TRST GND KEY GND GND 16 图 44 JTAG 仿真接口定义 A/D 转换器件与 DSP 连接设计 A/D 转换接口电路设计 在 A/D 转换器中，因为输入的模拟信号在时间上是连续量，而输出的数字信号代码是离散量，所以进行转换时必须在一系列选定的瞬间 (亦即时间坐标轴上的一些规定点上 )对输入的模拟信号取样，然后再把这些取样值转换为输出的数字量。 因此，一般的A/D 转换过程是通过取样、保持、量化和编码这四个步骤完成的。 ①取样定理 :在满足取样定理的条件下，可以用一个低通滤波器将信号 vs 还原为 vi ，这个低通滤波器的电压传输系数 )(fA 在低于 fimax的范围内应保持不变，而在 ffis max以前应迅速下降为零。 因此，取样定理规 定了 A/D 转换的频率下限。 因为每次把取样电压转换为相应的数字量都需要一定的时间，所以在每次取样以后，必须把取样电压保持一段时间。 可见，进行 A/D 转换时所用的输入电压，实际上是每次取样结束时的 iv 值。 ②量化和编码 :我们知道，数字信号不仅在时间上是离散的，而且在数值上的变化也不是连续的。 这就是说，任何一个数字量的大小，都是以某个最小数量单位的整倍数来表示的。 因此，在用数字量表示取样电压时，也必须把它化成这个最小数量单位的整倍数，这个转化过程就叫做量化。 所规定的最小数量单位叫做量化单位，用△表示。 显然，数字信号最 低有效位中的 1 表示的数量大小，就等于△。 把量化的数值用二进制代码表示，称为编码。 这个二进制代码就是 A/D 转换的输出信号。 单片 A/D 转换器的转换精度是用分辨率和转换误差来描述的。 ①分辨率 :它说明 A/D转换器对输入信号的分辨能力， A/D 转换器的分辨率以输出二进制 (或十进制 )数的位数表示。 从理论上讲，。