基于dds信号源的设计word格式

基于dds信号源的设计word格式内容摘要：

数字合成 ) 技术 ,推出的具有高集成度DDS 电路的器件 ,它内部包含高速、高性能 D/ A转换器及高速比较器 ,可作为全数字编程控制的频率合成器和时钟发生器。 外接精密时钟源时 ,AD9851可以产生一个频谱纯净、频率和相位都可以编程控制且稳定性很好的模拟正弦波 ,这个正弦波能够直接作为基准信号源或通过其内部高速比较器转换成方波输出 ,作为灵敏时钟产生器。 其 主要特性如下 : (1) 单电源工作 (+～ +)。 (2) 工作温度范围 45～ 85℃。 (3) 低功 耗 ,在 180MHz 系统时钟下 ,功率为 555mW。 电源设置有休眠状态 ,在该状态下 ,功率为 4mW。 (4) 接口简单 ,可用 8位并行口或串行口直接输入频率 ,相位控制数据。 (5) 内含 6倍参考时钟倍乘器 ,可避免对外部高速参考时钟振荡器的需要 ,减小了由于外部频率源过高而可能产生的相位噪声。 (6) 频带宽 , 正常输出工作频率范围为 0～ 72MHz。 (7) 频率分辨率高 ,其创新式高速 DDS码可接受 32位调频字 ,使得它在 180MHz系统时钟下输出频率的精度可达。 (8) 相位可调 ,可接收来自单片机的 5位相 位控制字。 AD9851为 28引脚表帖元件 ,其引脚排列如 图。 图 AD9851引脚排列图 AD9851 的各引脚功能如下 : D0～ D7 : 8位数据输入口 ,可给内部寄存器装入 40 位控制数据。 PGND : 6倍参考时钟倍乘器地。 PVCC : 6倍参考时钟倍乘器电源。 WCLK : 字装入信号 ,上升沿有效。 FQUD : 频率更新控制信号 ,时钟上升沿确认输入数据有效。 武汉大学珞珈学院本科毕业论文 8 REFCLOCK: 外部参考时钟输入。 CMOS/ TTL脉冲序列可直接或间接地加到 6倍参考时 钟倍乘器上 ,在直接方式中 ,输入频率即是系统时钟。 在 6倍参考时钟倍乘器方式 ,系统时钟为倍乘器输出。 AGND : 模拟地。 AVDD : 模拟电源 (+5V)。 DGND : 数字地。 DVDD : 数字电源 (+5V)。 RSET : DAC 外部复位连接端。 VOU TN : 内部比较器负向输出端。 VOU TP : 内部比较器正向输出端。 VINN : 内部比较器的负向输入端。 VINP : 内部比较器的正向输入端。 DACBP : DAC 旁路连接端。 IOU TB :“互补” DAC输出。 IOU T : 内部 DAC 输出端。 RESET : 复位端。 高电平清除 DDS 累加器和相位延迟器为 0HZ和 0176。 相位 ,同时置数据输入为并行模式以及禁止 6倍时钟倍频。 AD9851 芯片 的 原理 (1) AD9851的 基本工作原理 AD9851 的结构图 (图 )， 它主要包括相位寄存器、相位全加器、 D/A转换器 ,相位寄存器和相位全加器构成相位累加器。 AD9851 内部的控制字寄存器首先寄存来自外部的频率、相位控制字 ,相位累加器接收来自控制字寄存器的 数据后决定最终输出信号频率和相位的范围和精度 ,经过内部 D/A转换器后 ,所得到的就是最终的数字合成信号，经外围低通滤波电路滤波后得到所要的波形。 图 AD9851的结构图 武汉大学珞珈学院本科毕业论文 9 如果相位累加器的位数为 N,相位控制字的值为 Fn ,频率控制字的位数为 M ,频率控制字的值为 Fm,系统外部参考时钟频率为 30MHz ,6倍参考时钟倍乘器使能 ,那么经过内部 6倍参考时钟倍乘器后 ,可得到 AD9851内部工作时钟 Fc为 180MHz ,此时最终合成信号的频率可由公式 () 来决定 ,合成信号的相位由公式 () 来决定。 * / 2nmcF F F （ ） 2 * / 2mnF （ ） (2) AD9851的 控制方式 AD9851 内部有 5个输入寄存器，储存来自外部数据总线的 32位的频率控制字 ,5位的相位控制字，一位 6倍参考时钟倍乘器使能控制字 ,一位电源休眠功能 (Powerdown)控制和一位逻辑 0。 逻辑 0是厂家设定参数专用使能位应用时不能使能该位，否则会进入厂家设定参数状态 ,只有通过复位才能退出该状态。 寄存器接收数据的方式有并行和 串行两种方式。 串行方式如图 所示 ,WCLK上升沿把引脚 D7上的数据按位串行移入到输入寄存器 ,40位输入结束后 ,任何 WCLK上升沿到来都会造成数据顺序移出并导致原来数据无效 ,此时 FQUD端的上升脉冲就可以使 40位数据更新芯片的输出频率和相位。 图 串行工作方式时序图 并行方式如图 ， 是通过 8位数据总线 D0～ D7来完成全部 40位控制数据的输入。 复位信号 RESET 有效会使输入数据地址指针指向第一个输入寄存器 ， WCLK上升沿写入第一组 8位数据 ， 并把指针 指向下一个输入寄存器 ， 连续 5个 WCLK上升沿后 ,即完成全部 40位控制数据的输入 ， 此后 WCLK信号的边沿无效。 当 FQUD上升沿到来之际 40位数据会从输入寄存器被写入频率和相位控制寄存器 ， 更新 DDS的输出频率和相位 ， 同时把地址指针复位到第一个输入寄存器 ,等待着下一组新数据的写入。 图 并行工作方式时序图 为了达到设计要求，本次采用并行 工作 方式。 武汉大学珞珈学院本科毕业论文 10 DDS模块在设计中的电路图如图。 图 AD9851芯片的电路图 AD9851 生成的模拟信号由 IOUT、 IOUTB 端送出，该两端对应 AD9851 内 D/A 转换器的差分电流输出端，其满度电流的大小由接在 RSET 端的电阻值大小决定，其公式为 IOUTB=（ ） 由于 AD9851 的 IOUT、 IOUTB 端允许送出的最大满度电流值为 20mA,本设计取IOUT=10mA（对应 RSET= ）。 为了将输出电流转换为电压， IOUT、 IOUTB 端应各接一个电阻，为了得到最好的 SFDR 性能，这两个电阻的阻值应该相等。 除此之外，AD9851 对满度输出电压范围也有一定的限制（小于或者等于 ），因而，本设计取接在 IOUT、 IOUTB 端的电阻值为 100Ω ，这样， AD9851 送出的满度输出电压约为 1V。 控制 模块 控制模块包括三个部分，分别是单片机（本设计选取的是 STC89C52）、键盘部分（ 4 个按键 ）、液晶显示部分（ LCD1602）。 单片机 STC89C52 的 简介 STC89C52是一种低功耗、高性能 CMOS8位微控制器，具 有 8K在系统可编程 Flash存储器。 在单芯片上，拥有灵巧的 8 位 CPU 和在系统可编程 Flash， 使得 STC89C52为众多嵌入式控制应用系统提供高灵活、 超有效的解决方案。 具有以下标准功能 :8k字节武汉大学珞珈学院本科毕业论文 11 Flash， 512字节 RAM， 32 位 I/O 口线， 看门狗定时器 ，内置 4KB EEPROM， MAX810复位电路，三个 16位 定时器 /计数器，一个 6向量 2级中断结构，全双工串行口。 另外 STC89C52可降至 0Hz 静态逻辑操作，支持 2种 软件 可选择节电模式。 空闲模式下， CPU 停止工作，允许 RAM、定时器 /计数器、串口、中断继续工作。 掉电保护方式下， RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 最高运作频率 35MHz， 6T/12T可选。 终上所述，本设计采用它作为控制 AD9851。 其引脚图如图。 图 STC89C52引脚图 武汉大学珞珈学院本科毕业论文 12 STC89C52 与 AD9851 的接口电路 单片机控制 DDS 的电路图如图 所示。 单片机与 AD9851 的接口采用了总线方式。 由于 AD9851 的 W_CLK 和 FQ_UD 信号对应上升沿有效，因而单片机的 WR、 RD（低电平有效）控制信号分别与地址信号P20 组合经过或非门接至 AD985。