基于atmega128单片机的数字频率计的设计

基于atmega128单片机的数字频率计的设计内容摘要：

占用两个硬件资源，ATmega128 单片机的定时计数器 T/C1 自带有输入捕捉功能单元，为精确测量周期提供了很好的基础。 该功能可以精确捕捉外部之间的发生，记录该事件发生的时间印记。 利用该功能进行频率测量时，不但只占用一个硬件资源，即定时计数器 T/C1，而且还能获得好的测量精度。 TCCR1B 是定时计数器 T/C1 的一个控制寄存器。 当置位标志位 TCNC1 为 1时，使能输入捕捉触发信号的噪声抑制功能。 噪声抑制电路是一个数字滤波器。 只有当触发信号的 4 次采样值相等时，该 信号才确定触发。 输入捕捉信号的触发信息工程学院课程设计（论文） 方式由 ICESE1 决定，通过边缘检测器进行判断。 假定上升沿触发输入捕捉事件，当一个输入捕捉事件发生时，即引脚 ICP1上的逻辑电平由低变高时， T/C1 的计数寄存器 TCNT1 的计数值将被定时计数器的硬件自动同步复制写入捕捉寄存器 ICR1 中，并置位输入捕获标志位 TCF1，产生中断申请。 即当每一次 ICP1 的输入信号由低变高时， TCNT1 中的计数值都会再次同步复制到 ICR1 中。 若将连续 2 次的 ICR1 数据记录下来，那么 2 次 ICR1 的差值乘以已知的计数器计数脉冲的周期，就是输入信号一 个周期的时间。 在整个过程中，计数器的计数工作没有受到任何影响，捕捉时间发生的时间印记是由硬件自动同步复制到ICR1 中的，因此所得到的周期是非常准确的。 输入捕捉功能单元如图所示： 图 22 输入捕捉功能单元 ATmega128 单片机介绍 ATmega128 为基于 AVR RSIC 结构的 8 位低功耗 CMOS 微处理器。 由于其先进的指令集以及单周期指令执行时间， ATmega128 的数据吞吐率高达1MIPS/MHz，从而可以减缓系统在功耗和处理熟读之间的矛盾。 引脚说明 : VCC:数 字电路的电源 GND：地 端口 A（ PA0PA7）：端口 A 为 8 位双向 I/O 口，并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 A 为三态。 端口 B（ PB0PB7）：端口 B 为 8 位双向 I/O 口，并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 B 为三态。 端口 C（ PC0PC7）：端口 C 为 8 位双向 I/O 口，并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 C 为三态。 端口 D（ PD0PD7）：端口 D 为 8 位双向 I/O 口，并具有可编程的内部上拉信息工程学院课程设计（论文） 电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 D 为三态。 端口 D（ PD0PD7）：端口 D 为 8 位双向 I/O 口，并具有可编程的 内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 D 为三态。 端口 E（ PE0PE7）：端口 E 为 8 位双向 I/O 口，并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 E 为三态。 端口 F 为 ADC 模拟输入引脚。 如果不是作为 ADC 模拟输入，端口 F 可以作为 8 位双向 I/O 口，并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 E 为三态。 如果使能了 JTAG 接口，则复位发生时引脚 PF7（ TDI）、 PF5（ TMS）和 PF4（ TCK）的上拉电阻使能。 端口 F 也可以作为 JTAG 接口。 端口 E（ PE0PE7）：端口 E 为 5 位双向 I/O 口，并具有可编程的内部上 拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流，复位发生时端口 E 为三态。 其引脚图如图所示： 图 23 引脚图 信息工程学院课程设计（论文） 3 详细设计及仿真 信号源电路 信号通常使用信号发生器，不仅输入信号稳定，而且可以产生多种波形。 译码电路 由于 8位一体的数码管不能够在同一时间全部显示，因此，要通过译码电路对 8 位数码管进行译码，一次只让一个数码管亮，通过定时器中断就可以同时显示 8 位数字和字符。 电路图如图所示： 图 31 译码电路 74LS138 为一个 38线译码器，低电平输出，其工作原理见下表格： 表 31 74LS138 译码表 输入 输出 E1 E2 E3 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x H x x x x H H H H H H H H x x H x x x H H H H H H H H L x x x x x H H H H H H H H H L L L L。