基于at89c51单片机的多功能电表设计

基于at89c51单片机的多功能电表设计内容摘要：

的重要指 针 之一。 串口 输入 /输 出口 :用于 单 片机和串行 设备或其它单 片机的通信。 串行通信有同步和异步之分， 这 可以用硬件或通用串行收 发 器 件来实现。 不同的 单 片机可能提供不同 标准的串行通信接口，如 UART、 SPI、 2IC、 Micro Wire 等。 无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 9 LED 数码管 led 数码管（ LED Segment Displays）是由多个 发光二极管 封装在一起组成“8”字型的器件，引线已在内部连 接完成，只需引出它们的各个笔划，公共电极。 led数码管常用段数一般为 7段有的另加一个小数点，还有一种是类似于 3 位 “+1”型。 位数有半位， 1， 2， 3， 4， 5， 6， 8， 10 位等等 ....， led 数码管根据 LED的接法不同分为共阴和共阳两类，了解 LED 的这些特性，对编程是很重要的，因为不同类型的数码管，除了它们的硬件电路有差异外，编程方法也是不同的。 图 2 是共阴和共阳极数码管的内部电路，它们的发光原理是一样的，只是它们的电源极性不同而已。 颜色 有红，绿，蓝，黄等几种。 led 数码管广泛用于仪表，时钟，车站，家电等场合。 选用时要注意产品尺寸颜色，功耗，亮度，波长等。 无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 10 第四章 AT24C16 和单片机连接的中转站 I2C 总线 I2C 总线介绍 I2C 总线支持任何 IC 生产过程 (NMOS CMOS、双极性）。 两线 ―― 串行数据（ SDA）和串行时钟 （ SCL）线在连接到总线的器件间传递信息。 每个器件都有一 个唯一的地址识别（无论是 微控制器 ——MCU、 LCD 驱动器、存储器或键盘接口），而且都可以作为一个发送器或接收器（由器件的功能决定）。 很明显，LCD 驱动器只是一个接收器，而存储器则既可以接收又可以发送数据。 除了发送器和接收器外器件在执行数 据传 输时也可以被看作是主机或从机（见表 1）。 主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。 此时，任何被寻址的器件都被认为是从机。 I2C 总线的系统结构与接口 在数据的传输过程中 ，必须确定数据传送的其实和结束。 在 i2c 总线技术规范中 ，有严格的时序表示起始信号和结束信号，或起始信号和停止信号。 在传输数据开始前，主控器件应发送起始位，通知从器件做好接收准备，在传输数据结束时，主控器件应发送停止位，通知从器件停止接收。 起始位时序 ，当 SCL 位为高位时 ， SDA 线由高到低的转换。 启动信号是一种电平跳 变时序信号 ，而不是一个电平信号。 启动信号是由主控器主动建立的，在建立该信号之前 I2C 总线必须处于空闲状态 ，总线在起始条件后被认为处于忙的状态如图所示。 图 41： 起始信号 无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 11 停止位时序 ，当 SCL 位为高位时 ， SDA 线由低到高的转换。 停止信号 也是一种电平跳变时序信号 ，而不是一个电平信号，停止信号也是由主控器主动建立I2C 总线将返回空闲状态 ，在停止条件的某段时间后，总线被认为再次处于空闲状 态 ，并等待下一次数据传输的开始。 如果产生重复起始条件而不产生停止条件，总线就会一直处于忙的状态。 如图所示： 图 42： 停止信号 连接到 I2C 总线上的器件 ，若具有 I2C 总线的硬件接口 ，则很容易检测到起始和终止信号。 对于不具备 I2C 总线硬件接口的有些单片机来说为了检测起始和终止信号 ，必须保证在每个时钟周期内对数据线 SDA 采样两次。 I2C 总线的信号与数据传输 与起始信号和结束信号不同， i2c 总线在传输数据过程中，对传输的每一位SDA 信号线上的数据在时钟信号 SCL 处于高电平时期必须保持稳定， SDA 的高低电平状态即此时传送的数据位，只有在 SCL 信号线处于低电平时 ， SDA 信号线上的电平状态才能改变，如图 43： 无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 12 图 43 ； SDA和 SCL 的时序关系 无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 13 第五章 串行 E2PROM 芯片 AT24CXX AT24CXX 系列的基本功能 AT24CXX 的主要特点 AT24C01/02/04/08/16/32/64 是 采 用 CMOS 工 艺 制 成 的 128/256/512/1K/2K/4K/8K， 8 的串行 E2PROM，典型的写周期为几个 ms有字节写和页写两种写入方式，页寄存器大小分为 8/8/8/16/16/32/32，擦除 /写入的寿命一般达 10 万次以上。 数据保存寿命达 100 年以上。 电源等级根据用户需要有 、 、 2.. 等四种，低功耗工作电流 1mA，备用状态不到10uA，较常见的有 8脚 DIP 封装、 8脚 SOIC 封装。 AT24CXX 的引脚说明 AT24CXX的典型封装引脚如图。 图 51 ： AT24CXX的典型封装 ● SCL，串行时钟输入端。 在上升沿时写入 E2PROM 数据，在下降沿时 输出E2PROM 数据。 ● SDA，串行数据输入 |输出端。 ● WP，写保护引脚。 WP=0 时，芯片正常写入操作。 WP=1 时，只能读存储器。 ● A0A1A2，地址输入引脚。 无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 14 ● VCC，电源端。 ● GND，接地端。 AT24CXX 的工作原理 器件地址 ，对于挂接在 I2C 总线上的多个 I2C 器件 ， CPU 访问其中的某个器件时 ，首先是匹配器件地址，在器件地址中还包含了访问该器件的读写方向。 AT24CXX 的器件地址的数据格式如表 所示 D7 D6 D5 D4 D3 D2 D1 D0 分别对应 1 0 1 0 A2 A1 A0 R/W— 表 AT24CXX 的器件地址的数据格式，对于AT24C01/02/04/08/16/32/64 系列芯片 ，存储器单元数量分别为128/256/512/1K/2K/4K/8K 个字节 ，其地 址范围的上限分别 为 7FH,FFH,1FFH,3FFH,7FFH,FFFH,1FFFH,存储单元的地址寻址范围为 A0~A AA A A A1 A12。 在访问 I2C 器件时 ，紧跟在器件地址后要访问存储器单元地址， 对于 AT24C01/02，单个字节的存储器地址已经足够表示想要访问的任何一个存储器空间。 此时器件地 址中的 A A A0的值必须与引脚上的 AA A0逻辑完全一致 ，才能称为其间匹配。 因此 2 根 I2C 总线上最多可以挂接 8个 AT24C01/02 器件。 在访问某个器件时 ， CPU 发出的器件地址中 A A A0值与该器件引脚 A A A0 电平相一致 ，才能访问到该器件。 对于 AT24C04，由于存储器单元寻址时存在高位地址 A8 位 ，此时 A8将借用器件地址的 A0位 ，由于 A0 位悬空处理 ，因此， 2 根 I2C 总线上最多可以挂接 4个 AT24C04。 相同的原理 AT24C08，存储器单元存储器单元高位地址 A A9 将分别借用 器件地址大的 A0、 A1 位 ，对于 AT24C16，存储器单元高地址 A A A10 将分别将用器件地址的 A0A A2 位。 显然 2跟 I2C 总线上最多可以挂接 2 个 AT24C08 或 1个 AT24C16。 对于容量更大的 AT24C32/64，显然再借用 A A A0 是不够的无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 15 因此紧跟在器件地址后的存储器单元地址采用 2个字节 ，高位地址在前低位地址CPU 发出的 0 值必须与该器件上的 0逻辑相匹配。 接口工作时序 有关 AT24C 的启动条件、停止条件、应答信号、非应答信号、数据 的传输、数据的接 收等时序 由于 AT24C 是标准的器件详见部分。 AT24C 的写包括字节写和页写，其页写的机制存在页内地址自动增量、页面回卷等 现 象 但 各 个 A T 2 4 C 器 件 的 页 寄 存 器 大 小 有 所 不 同。 ① 字节写 字节写的过程包括启动条件、写入器件地址、存储器单元地址、写入数据以及停止条件。 由于存储器容量大的器件 AT24C3 AT24C64 的存储器单元地址为 2 个字节格式如图所示。 在发出停止条件后，对于这类非易失性的存储器，都要经历一个写周期后才能再次对该芯片进行操作。 图 52： AT24C01/02/04/08/16： ②页写 页写操作能对存储器地址连续的单元进行小批量的数据存储。 这里同样存在单字节和双字节存储器单元地址的问题。 AT24的读写操作包括当前地址读、指定地址读和系列读三种情况。 对于读操作不存在写周期需延时等待 的问题 ,即在发生一次读操作后可以马上再进行读写操作。 ③当前地址读当前地址读是指读出上次操作读或写的最后被访问单元的下一个地址的数据只要器件没有断电上次操作的那个单元地址将一直被保存着因此不再需要提供下一个单元的地址。 其操作格式只需提供读命令后数据即被读出。 ④指定地址读 ,指定地址读是指读出指定单元的数据。 该操作首先要通过 1 个写入读出数据的地址操作 ,习惯上称为伪启动 ,在得到操作的当前地址后 ,再进行与当前地址读一样的操作。 因此指定当前地址读的数据帧格式中出现 2次启动信号 ⑤ 系列读 系列读是指在当前地 址读或指定地址读的基础上 ,如果主动器件不断提供同步脉冲 SCL 信号 ,而且不发出非应答信号 ,下一个地址单元的数据将通过无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 16 SDA 线被串行送出 ,直至主动器件发出非应答信号为止。 无论是当前地址读还是指定地址读后的系列读 ,存在页内回卷的问题。 当读出的数据单元到达最大一个单元时 ,下一个被读出的单元地址将为最小的地址单元 ,如读到 AT24C04的最大地址单元为 1FFH个读数单元为 000H。 无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 17 第六章 电能表与抄表集中器的纽带 RS485 总线 RS485简介 RS485是 1983年电子工业协会 (EIA)为了扩展 RS422的应用范围在其基础上制定的标准 ， RS485 接口在总线上是容许连接多达 32 个收发器 ，可以扩展到 128或 256个。 RS485最大传输速率为 10Mbps，最大传输距离为 1219米。 因为 RS485接口组成的半双工网络 ,一般只需二根连线 ,所以 RS485接口均采用屏蔽平衡双绞线传输。 平衡双绞线的长度与传输速率成反比 ,在 l00Kbps速率下才能使用规定最长的电缆长度 ,只有在很短的距离下才能获得最高速率传输。 因此 ,RS485更适合短距离的 数据传输。 在实际应用中 ,RS485总线的传输速率常选择在 9600bps及以下。 RS485是一个电气接口规范 ,它规定了平衡驱动器和接收器的电器特性而没有规定插件传输电缆和通信协议。 RS485接口采用差分方式传输信号 ,并不需要相对某个参考点来检测信号系统 ,只需检测两线之间的电位差即可。 但必须注意 ,收发器只有在共模电压不超过一定范围 :7— 12V,的条件下才能正常工作。 当共模电压超出此范围时 ,就会影响通信的可靠性甚至损坏接口。 逻辑“ 1”以两线间的电压差为 +(2~6)V表示 ,逻辑“ 0”以两线间的电压差为 (2~6)V表示。 、RS485电平与 TTL电平转换驱动电路 ,RS485的驱动接口部分通常由 Maxim公司生产的差分平分器首发芯片 MAX481/483/485/487/489等 ,每种型号的芯片内部均集成了一个驱动器和一个接收器。 MAX481/483/485/487为 8引脚封装 ,其引脚分布与典型工作电路如图所示 ,引脚功能说明如下。 RO接收器输出端。 若 A比 B大 200mV,RO为 ,反之为低电平。 RE接收器输出使能端。 RE为低时 ,RO有效 ,为高时 ,RO呈高阻状态。 DE,驱动器 输出使能端。 若 DE： 1驱动器输出 A和 B有效 ,若 DE： 0则它们呈高阻态。 若驱动器输出有效 ,器件作为线驱动器用 ,反之作为线接收器用。 DI驱动器输入端。 当 DI： 0有 A： 0， B： 1。 当无锡科技职业学院毕业设计（论文） 基于单片机的多功能电表设计 18 DI： 1，则 A： 1， B： 0。 GND接地。 A 同相接收器输入和同相驱动器输出。 B反相接收器输入和反相驱动器输出。 VCC,电源端 ,一般接 +5V。 图。