基于arm的嵌入式qt图形界面开发——信号发生器设计

基于arm的嵌入式qt图形界面开发——信号发生器设计内容摘要：

业设计 说明书（毕业 论文 ） 8 • Steppingstone 被映射到 nGCS0 对应的 BANK0 存储空间。 • CPU 在 Steppingstone 的 4KB 内部缓冲器中开始执行引导代码。 注意： 在自动导入模式下，不进行 ECC 检测。 因此， Nand flash 的前 4KB 应确保不能有位错误（一 般 Nandflash 厂家都确保）。 （ 2） Nand FLASH 模式配置 • 通过 NFCONF 寄存器配置 Nand flash； • 写 Nand flash 命令到 NFCMD 寄存器； • 写 Nand flash 地址到 NFADDR 寄存器； • 在读写数据时，通过 NFSTAT 寄存器来获得 Nand flash 的状态信息。 应该在读操作前或写入 之后检查 R/nB 信号（准备好 /忙信号）。 • 在读写操作后要查询校验错误代码，对错误进行纠正。 （ 3）系统引导和 Nand FLASH 配置 • OM[1:0] = 00b：使能 Nand flash 控制器自动导入模式； OM[3： 0]为芯片引脚，设置引导模式、存储器 bank0 的数据宽度、时钟模式等。 OM[1:0] = 01b、 10b： bank0 数据宽度为 16 位、 32 位， OM[1:0]=11b：测试模式 • Nand flash 的存储页面大小应该为 512 字节。 • NCON ： Nand flash 寻址步骤数选择 0： 3步寻址； 1： 4 步寻址 (4)Nand Flash 操作的校验问题 S3C2410A在写 /读操作时，每 512字节数据自动产生 3字节的 ECC奇偶代码 (24位 )。 24位 ECC 奇偶代码＝ 18 位行奇偶 ＋ 6 位列奇偶 ECC 产生模块执行以下步骤： 当 MCU 写数据到 Nand 时， ECC 产生模块生成 ECC 代码。 当 MCU 从 Nand 读数据时， ECC 产生模块生成 ECC 代码同时用户程序将它与先前写入时产 生的 ECC 代码比较。 JTAG调试接口模块 JTAG(Joint Test Action Group,联合测试行动小组 )是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。 JTAG 技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP（ Test Access Port，测试访问口），通过专用的JTAG 测试工具对内部节点进行调试。 一、 JTAG 接口主要结构 内蒙古 科技大学毕业设计 说明书（毕业 论文 ） 9 在硬件结 构上， JTAG 接口包括两部分： JTAG 端口和控制器。 与 JTAG 接口兼容的器件可以是微处理器（ MPU）、微控制器（ MCU）、 PLD、 CPL、 FPGA、 ASIC 或者是其他符合IEEE 规范的芯片。 JTAG 接口主要包括四个引脚： TMS、 TCK、 TDI和 TDO 以及一个可选配的引脚 TRST，用于驱动电路模块和控制执行规定操作。 各引脚功能如下。 （ 1） TCK(Test Clock Input):JTAG 的测试时钟，为 TAP 控制器和寄存器提供测试参考。 在 TCK的同步作用下通过 TDI 和 TDO 引脚串行 移入或移出数据及指令。 同时， TCK为 TAP 控制器提供时钟。 （ 2） TMS： TAP 控制器的模式输入信号。 TCK 的上升沿时刻 TMS 的状态确定 TAP 控制器即将进入的工作状态。 通常 TMS引脚具有内部上拉电阻，以保证引脚在没有驱动时处于逻辑 1状态。 （ 3） TDI： JTAG 指令和数据寄存器的串行数据输入端。 TAP 控制器的当前状态及保存在指令寄存器中的具体指令决定对于一个特定的操作由 TDI 装入哪个寄存器。 在 TCK的上升沿时刻， TDI 引脚状态被采样，结果送到 JTAG 寄存器组。 （ 4） TDO:JTAG 指令和数据寄存器的串行数 据输出端。 TAP 控制器的当前状态及保存在指令寄存器中的具体指令决定对于一个特定的操作那个寄存器的内容送到 TDO 输出。 （ 5） TAST:测试复位信号，低电平有效，为 TAP 控制器提供异步初始化信号。 二、 JTAG 接口定义 JTAG 接口的连接有两个标准，即 14 针接口和 20针接口，接口形状如下图所示。 图 4 JTAG 接口图 其引脚定义如下： 表 1 JTAG 引 脚定义 序号 引 脚 定义 序号 引 脚 定义 内蒙古 科技大学毕业设计 说明书（毕业 论文 ） 10 1 VDD33V 2 VDD33V 3 nTRST 4 GND 5 TDI 6 GND 7 TMS 8 GND 9 TCK 10 GND 11 下 拉 电阻 12 GND 13 TDO 14 GND 15 nRESET 16 GND 17 NC 18 GND 19 NC 20 GND UART通用异步串行接口 一、概述 S3C2410 的 UART（通用异步串行口）有三个独立的异步串行 I/O 端口： UART0、 UARTUART2，每个串 口都可以在中断和 DMA 两种模式下进行收发。 UART 支持的最高波特率达。 每个 UART 包含：波特率发生器、接收器、发送器和控制单元。 波特率发生器以 PCLK或 UCLK 为时钟源。 发送器和接收器各包含 1个 16 字节的 FIFO 寄存器和移位寄存器。 S3C2410 的 3 个 UART 都有遵从 规范的红外传输功能， UART0、 UART1 有完整的握手信号，可以连接 MODEM。 当发送数据的时候，数据先写到 FIFO 然后拷贝到发送移位寄存器，然后从数据输出端口（ TxDn）依次被移位输出。 被接收的数据也同样从接收端口（ RxDn）移位输入到移位寄存器，然后拷贝到 FIFO 中。 二、串行口结构和工作原理 主要有 4 部分构成：接收器、发送器、波特率发生器、控制逻辑等。 （ 1）串行口的操作 数据帧格式：可编程，包含 1 个开始位、 5 到 8 个数据位、 1 个可选的奇偶校验位、1个或 2 个停止位，通过线路控制器（ ULCONn）来设置。 发送中止信号：迫使串口输出逻辑 0 ，这种状态保持一个传输帧的时间长度。 通常在一帧传输数据完整地传输完之后，再通过这个全 0 状态将中止信号发送给对方。 中内蒙古 科技大学毕业设计 说明书（毕业 论文 ） 11 止信号发送之后，传送数 据连续放到 FIFO 中（在不使用 FIFO 模式下，将被放到输出保持寄存器）。 接收器具有错误检测功能：可以检测出溢出错误，奇偶校验错误，帧错误和中止状况，每种情况下都会将一个错误标志在接收状态寄存器置位。 （ 2）串行口的波特率发生器 每个 UART 的波特率发生器为传输提供了串行移位时钟。 波特率产生器的时钟源可以从 S3C2410 的内部系统时钟 PCLK 或 UCLK 中来选择。 波特率数值决定于波特率除数寄存器（ UBRDIVn）的值，波特率数与 UBRDIVn 的关系为： UBRDIVn=(int)（ CLK/（ f B*16））－ 1 其中 CLK 为所选择的时钟频率， f B 为波特率。 f B= CLK/16/ （ UBRDIVn ＋ 1 ） 例如，如果波特率为 115200bps 且 PCLK 或 UCLK 为 40MHz,则 UBRDIVn 为： UBRDIVn =（ int） (40000000)(115200*16)) － 1 = (int)() － 1 = 21－ 1 = 20 （ 3）串行口波特率误差极限 在应用中，实际波特率往往与理想波特率有差别，其误差不 能超过一定的范围，其极限为： UART 传输 10bit 数据的时间误差应该小于 ％（ 3/160）。 t_true = (UBRDIVn + 1) 16 10 / PCLK 实际的传输 10bit 所需时间 t_ideal = 10 / baud_rate 理想情况下传输 10 位需要的时间 UART error＝ ( ( t_true – t_ideal ) / t_ideal ) 100% （ 4）串行口的自动流控制功能 UART0 和 UART1 不仅有完整的握手信号，而且有自动流控制功能，在寄存器 UMCONn中设置实现。 自动流控制是利用信号 nRTS、 nCTS 来实现的。 在接收数据时，只要接收FIFO 中有两个空字节就会使 nRTS 有效，使对方发送数据；在发送数据时，只要 nCTS有效，就会发送数据。 其实现过程如下图所示。 nRTS：请求对方发送 nCTS：清除请求发送 注意：这种自动流控制应用于对方也是 UART 设备，不能应用于 MODEM 设备。 内蒙古 科技大学毕业设计 说明书（毕业 论文 ） 12 图 5(a) UART A （ b） UART B （ 5）中断 或 DMA 请求 每个 UART 都有 3类、 7 种事件产生中断请求或者 DMA 请求。 7种中断请求事件是：溢出错误、奇偶校验错误、帧格式错误、传输中断信号、接收缓冲器数据就绪、发送缓冲器空、发送移位器空。 它们可以分成 3类：错误中断请求、接收中断请求、发送中断请求。 接收中断： 非 FIFO 模式：当接收缓冲寄存器收到数据后，产生中断请求。 FIFO 模式： Rx FIFO 中数据的数目达到了触发中断的水平，或者超时（在三帧时间内未收到任何数据），均产生中断请求。 发送中断： 非 FIFO 模式：当发送缓冲器空时， 产生中断请求。 FIFO 模式： Tx FIFO 中数据的数目达到了触发中断的水平。 错误中断： 一共有 4 种错误中断：溢出错误、奇偶检验错误、帧格式错误、传输中断信号错误。 非 FIFO 模式：只要有任何一个错误出现，就会产生中断请求。 FIFO 模式： Rx FIFO 中数据溢出，或者出现了帧格式错误、奇偶校验错误、传输中断信号错误，都会产生中断请求。 （ 6）循环检测模式 S3C2410X 的每一个 UART 都提供有检测功能，它是一种数据循环流动的自发、自收方式，数据从发送缓冲器传送到 TXD，数 据不经过引脚输出，在内部将数据传到接收引内蒙古 科技大学毕业设计 说明书（毕业 论文 ） 13 脚 RXD，再传输到接收缓冲器。 通 用 IO 口 ： CONGPIO S3C2410 内 部资 源 众 多 ， SBC2410X 引 出了 剩 余 资 源 的 引 脚 供 用 户 扩 展 之 用。 CON GPIO 包含 10 路 中 断 ， 6 路 AD 输 入， 1 组 SPI 接 口 等 ， 如 下 图 表 所 示 为。 表 2 CONGPIO 接 口引脚定义 序 号 引 脚定义 序 号 引 脚定义 1 VDD33V 2 VDD33V 3 EINT0 4 EINT4 5 EINT5 6 EINT6 7 EINT11 8 EINT13 9 EINT14 10 EINT15 11 EINT16 12 EINT19 13 GND 14 GND 15 I2CSDA 16 I2CSCL 17 CLKOUT0 18 CLKOUT1 19 GPB0 20 GPB1 21 Vref 22 GPB6 23 AIN1 24 AIN0 25 AIN3 26 AIN2 27 AIN6 28 AIN4 29 VDD5V 30 VDD5V 31 SPIMISO 32 SPIMOSI 33 SPICLK 34 nSS_SPI 35 GND 36 GND USB接口 Samsung S3C2410X CPU 带有 2 个 USB 接 口，一个作 为 Host(可 配置 为 Slave 模 式 )， 一个是 Slave。 SBC2410X 把这 两 个 接 口 均 引 出 ， 其 中 USB HOST 使用 PC 上常见 A 型 口 ， USB DEVICE 使用 B 型 口 ， 见 下 图 ： 内蒙古 科技大学毕业设计 说明书（毕业 论文 ） 14 图 5（ a） US 图 6（ a） （ b） LCD 触摸屏 一、概述 所 谓触摸屏，从市场概念来讲，就是一种人人都会 使用的计算机输入设备，或者说是。