基于arm7的最小系统设计报告

基于arm7的最小系统设计报告内容摘要：

两个中断请求输入信号。 nFIQ 为快速中断请求， nIRQ 为一般中断请求。 8) 初始化 nRESET 信号用来复位、启动处理器，处理器从地址 0x00000000 开始执行程序。 9) Debug 接口 ARM7TDMI 实现了典型的 ARM 调试结构。 EmbeddedICE 模块包含断点和观察点寄存器，使运行的代码能够停下来以便调试。 当遇到断点或观察点时，处理器停下来并进入调试状态。 一旦进入调试状态，就可使用扫描链 1强制指令进入指令流水线，检查处理器的寄存器。 对所有寄存器的数据进行存储，将它们的值送到数据总线，在数据总线上再用扫描链 1采样并移出。 访问特权模式寄存器需要强制加入指令来改变模式（注意，在调试状态，阻止从用户状态转换到特权模式的障碍已不存在）。 若需检查系统状态，可让 ARM 以系统速度访问存储器，然后立即 切换回调试状态。 调试接口可扩展集成的 EmbeddedICE 宏单元所提供的功能，它使外部硬件能够支持调试（通过 DBGEN），并发出异步的调试请求（在 DBGRQ 端口）或与指令同步的请求（在 BREAKPT 端口）。 外部硬件通过 DBGACK 得知处理器核何时处于调试模式。 内部调试请求信号在 DBGRQI 输出。 外部事件可通过 EXTERN0 和 EXTERN1 来触发观察点，而 EmbeddedICE 观察点的匹配则由 RANGEOUT0 和 RANGEOUT1 端口的信号表示。 如果通信发送缓冲器是空的，则在 COMMTX 端口发出信号；如果 接收缓冲器是空的，则在 COMMRX 端口发出信号。 处理器在 nEXEC 端口指示当前在执行级的指令是否被执行。 如果指令没有被执行，则表示它的条件码测试失败了。 10) 电源 ARM7TDMI 核应在正常 5V 或 3V 电源电压下工作，这主要依赖于制作工艺和在核中使用的电路设计形式。 11) JTAG 接口 JTAG 控制信号符合标准的规定，这些控制信号通过专用引脚连到片外测试控制器。 12) TAP 信息 这些信号用来支持对 JTAG 系统增加更多的扫描链。 TAPSM[3:0]指示 TAP 控制器所处的状态， IR[3:0]给出 TAP 指令寄存器的内容， SCREG[3:0]是 TAP 控制基于 ARM7的 S3C44B0最小系统设计 摘要 器当前所选择的扫描寄存器的地址， TCK1 和 TCK2 形成一对非重叠时钟来控制扩展扫描链， nTDOEN 指示何时在 TD0 有串行数据输出。 S3C44B0 概述 S3C44B0 概述 S3C44B0X 微处理器是三星公司生产的基于 ARM7TDMI 核的微处理器，采用 CMOS 工艺制造，并在 ARM7TDMI 核基本功能的基础上集成了丰富的外围功能模块，便于低成本设计嵌入式应用系统。 片上集成的主要功能如下：  在 ARM7TDMI 基础上增加 8 KB 的 cache。  外部扩充 存储器控制器（ FP/EDO/SDRAM 控制，片选逻辑）。  LCD 控制器（最大支持 256色的 DSTN），并带有 1个 LCD 专用 DMA 通道。  2个通用 DMA通道 /2 个带外部请求引脚的 DMA通道。  2个带有握手协议的 UART 和 1个 SIO。  1个多主的 I178。 C总线控制器。  1个 IIS总线控制器。  5个 PWM定时器及 1个内部定时器。  看门狗定时器。  71个通用可编程 I/O 口， 8 个外部中断源。  功耗控制模式是正常、低、休眠和停止。  8路 10位 ADC。  具有日历功能的 RTC（实时时钟）。  PLL 时钟发生器。 S3C44B0X 引脚如图 所示。 基于 ARM7的 S3C44B0最小系统设计 摘要 D A T A 1 3 D A T A 1 2 D A T A 1 1 D A T A 1 0 V D D I O V SS I O D A T A 9 D A T A 8 D A T A 7 D A T A 6 D A T A 5 D A T A 4 D A T A 3 D A T A 2 D A T A 1 D A T A 0 A D D R2 3 G P A 9 V D D V SS A D D R2 3 G P A 8 A D D R2 2 G P A 7 A D D R2 1 G P A 6 A D D R2 0 G P A 5 A D D R1 9 G P A 4 A D D R1 8 G P A 3 A D D R1 7 G P A 2 A D D R1 6 G P A 1 A D D R1 5 A D D R1 4 A D D R1 3 A D D R1 2 V SS I O A D D R1 1 A D D R1 0 A D D R9 A D D R8 A D D R7 A D D R6 A D D R5 A D D R4 121 122 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 EXINT6MSDOGPG6 EXINT5MSDOGPG5 EXINT4MSDOGPG4 EXINT3MSDOGPG3 EXINT2MSDOGPG2 VSS VDD EXINT1ND5GPG1 EXINT0ND5GPG0 NXDACKOnXBACKGPF3 nXDRCKOnXBACKGPF4 nWAITGPF2 SCLKGPB1 SCKEGPB0 nGCS7mSCS1mRAS1 nGCS6mSCS0mRAS0 nGCS5GPB10 nGCS4GPB9 VSS VDD nGCS3GPB8 nGCS2GPB7 nGCS1GPB6 nGCS0 nWE nOE nBE3nWBE3DQM3GPB5 nBE2nWBE2DQM2GPB4 nBE1nWBE1DQM1 nBE0nWBE0DQM0 VSSIO VDDIO nCAS3nSRASGPB3 nCAS2nSCASGPB2 nCAS1 nCAS0 ADDRGGPA0 ADDR1 ADDR2 ADDR3 AN5 AN4 AN3 A N2 AN1 AN0 V SSA D C V SS I D T O U T 4 / V D 7 G PE 7 T O U T 3 / V D。