基于51单片机的数字频率计的设计与制作毕业论文

基于51单片机的数字频率计的设计与制作毕业论文内容摘要：

测频主要由 3 个部分组成： （ 1）时间基准 T产生电路。 时间基准产生电路的作用是用来产生计数器所使用的标准频率。 （ 2） 计数脉冲形成电路 桂林航天工业学院毕业论文 5 计数脉冲形成电路的作用是将被测的周期信号转换成可计数的窄脉冲。 （ 3） 计数显示电路 计数显示电路的作用是对主门输出的脉冲进行计数，其结果显示在数码管上。 设计任务的分析及方案的论证 本设计是一个基于单片机平台的时间参数（频率） 测量系统。 由于本次系统设计的测频范围很宽（ 10Hz~10KHz）、精度高（测量误差 1%），因此精确的控制闸门的开启和关闭，追求计数器较高的频率和较大的计数容量，保持系统在整个测量频段内的测量精度不变及实现频标信号的高稳定度和高精确度成为了评价系统设计优劣的关键。 （ 1）直接测频法（闸门时间计数法） 直接测频法就是在确定的闸门时间内，通过计数器记录待测信号的周期变化次数，并根据频率的定义来计算待测信号的频率。 由于测量的起始时刻和结束时刻相对于信号而言是随机的，将会有一个脉冲周期的量化误差，也就是对于不同的闸门 时间会产生同样的计数值 N0如图 中闸门 1 和闸门 2 时间长度不一样，但是计数值相同。 图 直接测频法示意图 当测量时间为 T 时，测量的准确度 =T/f X,其中 xf 为待测信号 ，可知对于测量频高时，测量准确度越高。 但是低频达不到所要达到的要求。 （ 2）间接测周法 间接测周法就是在一个信号周期内记录下基准脉冲的个数。 原理恰好与直接测频法相对应，当测 量的信号周期越长，即其频率越低，测量的精度就越高，但对于高频信号就不能适用。 第二章 系统整体方案设计 （ 3） 直接法 本方案主要以单片机为核心，利用单片机的计数定时功能来实现频率的计数并且利用单片机的动态扫描法把测出的数据送到数字显示电路显示。 其原理框图如图 所示： 原理框图 （ 4）相关计数测频法 相关计数测频法采用多周期同步测量原理，测量输入信号的整数个周期值而求得频率的一种测量方法。 由于被测信号与门控信号之间采用同步锁定的方式，使得主门的开启时刻计数脉冲之间的时间关系是相关的，这样便可以实现在测频范围内频率的等精度测 量。 其实，等精度测量并非严格意义上的等精度，闸门信号在测量中的开启和关闭受控于被测信号的上升沿或下降沿。 其测量的精度就有赖于频标信号的稳定度和精度。 若系统要求测量精度为 1%，那么基准源的开机稳定度和温度稳定度应该较高，其综合性能应优于 %。 综上所述，对于测频方案的选择，直接测频法和间接测周法的原理很简单，电路实现容易，但是它们都不能满足全频段范围内的信号的测量，分段法在理论上可以保证等精度测量，其中界频率的确定也比较容易，但是随着系统测量精度的提高，测试盲区可能会出现。 方案三的核心是单片机，使用的元 器件少，原理电路简单，调试简单只要改变程序的设定值则可以实现不同频率范围的测试能自动选择测试的量程。 与方案三相比较其他方案则使用了大量的数字元器件，原理电路复杂，硬件调试麻烦。 如要测量高频的信号还需要加上分频电路，价格相对高了点。 基于上述比较，所以选择了方案三。 桂林航天工业学院毕业论文 7 第三章 硬件电路设计 根据系统设计的要求，频率计实际需要设计的硬件系统主要包括以下几个部分：主控制器模块、显示模块、分频模块，下面将分别给予介绍。 AT89C52 主控制器模块 AT89C52 概述 AT89S52是一种低功耗 、高性能 CMOS 8位微控制器，具有 8K 在系统可编程Flash储存器。 使用 ATMEL公司高密度非易失性储存器技术制造，与工业 80C51 产品指令和引脚完全兼容。 片上 Flash 允许程序储存器在系统可编程，亦适于常规编程器。 在单芯片上，拥有灵巧的 8 位 CPU 和在系统可编程 Flash，使得 AT89S52在众多嵌入式控制应用系统中得到广泛应用。 AT89C52 特殊功能 在 AT89C52片内存储器中， 80HFFH 共 128 个单元为特殊功能寄存器（ SFR），SFR 的地址空间映象。 并非所有的地址都被 定义，从 80H— FFH 共 128个字节只有一部分被定义，还有相当一部分没有定义。 对没有定义的单元读写将是无效的，读出的数值将不确定，而写入的数据也将丢失。 不应将数据写入未定义的单元，由于这些单元在将来的产品中可能赋予新的功能，在这种情况下，复位后这些单元数值总是“ 0”。 AT89C52除了有 AT89C51所有的定时 /计数器 0 和定时 /计数器 1 外，还增加了一个定时 /计数器 2。 定时 /计数器 2 的控制和状态位位于 T2CON（参见表 3） T2MOD（参见表 4），寄存器对（ RCAO2H、 RCAP2L）是定时器 2在 16位 捕获方式或 16位自动重装载方式下的捕获 /自动重装载寄存器。 AT89C52 开发板原理图 单片机开发板原理如。 第三章 硬件电路设计 图 AT89C52引脚图 分频设计模块 分频电路用于扩展单片机频率测量范围，并实现单片机频率和周期测量使用统一信号，可使单片机测频更易于实现，而且也降低了系统的测频误差。 可用74LS161进行分频。 分频电路分析 本频率计的设计以 AT89C52单片机为核心，利用内部的定时／计数器完成待测信号周期／频率的测量。 单片机 AT89C52 内部具有 2个 16位定时／计数器，定时／计数器的工作可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。 在定时器工作方式下，在被测时间间隔内，每来一个机器周期，计数器自动加 1（使用 12 MHz 时钟时，每 1μs 加 1），这样以机器周期为基准可以用来测量时间间隔。 在计数器工作方式下，加至外部引脚的待测信号发生从 1 到 0 的跳变时计数器加 1，这样在计数闸门的控制下可以用来测量待测信号的频率。 外部输入在每个机器周期被采样一次，这样检测一次从 1到 0的跳变至少需要 2 个机器周期（ 24 个振荡周期），所以最大计数速率为时钟频率的 1／ 24（使 用 12 MHz时钟时，最大计数速率为 500 kHz） ，因此采用 74LS161 进行外部十分频使测频范围达到 1MHz。 为了测量提高精度，当被测信号频率值较低时，直接使用单片机计数器计数测得频率值；当 被测信号频率值较高时采用外部十分频后再计数测得频率值。 这两种情况使用 74LS151 进行通道选择，由单片机先简单测得被测信号是高频信号还是低频信号，然后根据信号频率值的高低进行通道的相应导通，继而测得相应频率值。 桂林航天工业学院毕业论文 9 74LS161 芯片介绍 74LS161 是常用的四位二进制可预置的同步加法计数器，可以灵活的运用 在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。 74LS161 引脚如图 所示。 图 74LS161 引脚图 时钟 CP 和四个数据输入端 P0~P3， 清零 /MR， 使能 CEP， CET， 置数 PE， 数据输出端 Q0~Q3， 以及进位输出 TC (TC=Q0Q1Q2Q3CET)。 表 74LS161的功能表。 表 74LS161的功能表 清零 RD 预置 LD 使能 EP ET 时钟 CP 预置数据输入 A B C D 输出 Q0 Q1 Q2 Q3 L L L L L H L 上升沿 A B C D A B C D H H L 保 持 H H L 保 持 H H H H 上升沿 计 数 其中 RD 是异步清零端， LD 是预置数控制端， A、 B、 C、 D 是预置数据输入端， EP 和 ET 是计数使能端， RCO(=)是进位输出端，它的设置为多片集成计数器的级联提供了方便。 计数过程中，首先加入一清零信号RD＝ 0，使各触发器的状态为 0，即计数器清零。 RD 变为 1 后，加入一置数信号 LD＝ 0，即信号需要维持到下一个时钟脉冲的正跳变到来后。 在这个置数信号和时钟脉冲上升的共同作用下，各触发器的输出状态 与预置的输入数据相同，这第三章 硬件电路设计 就是预置操作。 接着 EP=ET=1,在此期间 74LS161 一直处于计数状态。 一直到EP=0， ET＝ 1，计数器计数状态结束。 从 74LS161 功能表功能表中可以知道，当清零端 CR=“0”，计数器输出 Q Q Q Q0 立即为全 “0”，这个时候为异步复位功能。 当 CR=“1”且 LD=“0”时，在 CP 信号上升沿作用后， 74LS161 输出端Q Q Q Q0 的状态分别与并行数据输入端 D3， D2， D1， D0 的状态一样，为同步置数功能。 而只有当 CR=LD=EP=ET=“1”、 CP 脉冲上升沿作用后 ，计数器加 1。 74LS161 还 有 一 个 进 位 输 出 端 CO ， 其 逻 辑 关 系 是 CO= Q0Q1Q2Q3CET。 合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。 74LS151 芯片介绍 数据选择端（ ABC）按二进制译码，以从 8个数据（ D0D7）中选取 1个所需的数据。 只有在选通端 STROBE 为低电平时才可选择数据。 74LS151 有互补输出端（ Y、 W）， Y输出原码， W输出反码。 74LS151 引脚如图。 图 74LS151管脚图 74LS151 的功能如下表 所示。 其中 A、 B、 C 为 选择输入端 ， D0D7 为 数据输入端 ， STROBE 为 选通输 入 端（低电平有效 ）， W 为 反码数据输出端 ， Y为 数据输出端。 桂林航天工业学院毕业论文 11 表 74LS151功能表 分频电路设计 根据以上分析，采用 74LS161 和 74LS151 设计分频电路如图 所示。 A3B4C5D6ENP7ENT10CLK2LOAD9MR1GND8VCC16RCO15Q311Q212Q113Q014U1674161X04X13X22X31X415X514X613X712A11B10C9E。