信息与通信]基于cpld和单片机的频率测量计的设计

信息与通信]基于cpld和单片机的频率测量计的设计内容摘要：

单片机是单芯片形态作为嵌入式应用得计算机，它有唯一的、专门为嵌入式应用而设计的体系结构和指令系统，加上它的芯片级体积的优点和现场环境下可高速可靠地运行的特点，因此单片机又称为嵌入式微控制器（ Embedded micro controller）。 但是，在国内单片机的叫法仍然有着普遍的意义。 我们已经把单片机理解为一个单芯片行动的微控制器，它是一个典型的嵌入式应用计算机系统。 目前按单片机内部数据通道的宽度，把它分为 4位、 8位、 16位及 32位单片机。 单片微型计算机技术迅速发展，由单片机技术开发的计数设备和产品 广泛应用到各个领域，单片机技术产品和设备促进了生产技术水平的提高。 企业迫切需要大量熟练掌握单片机技术并能开发、应用和维护管理这些智能化产品的高级工程技术人才。 单片机以体积小、功能强、可靠性高、性能价格比高等特点 ， 已成为实现工业生产技术进步和开发机电一体化和智能化测控产品的重要手段。 由于微电子技术和计算机技术的发展，数字频率计基于 CPLD 和单片机的频率测量计的设计 6 都在不断地进步着，灵敏度不断提高，频率范围不断扩大，功能不断地增加。 同时随着科学技术的发展，用户对电子计数器也提出了新的要求。 对于低档产品要求使用操作方便，量程（足够）宽，可靠性高，价格 低。 而对于中高档产品，则要求有高分辨率，高精度，高稳定度，高测量速率；除通常计数器所具有的功能外，还要有数据处理功能，统计分析功能，时域分析功能等等 ， 或者包含电压测量等其他功能。 频率计的设计内容和意义 设计内容： 本设计属于典型的 EDA设计。 CPLD是一类新兴的高密度大规模可编程逻辑器件，它具有门阵列的高密度和 PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。 设计使用等精度频率测量方法，完整的设计出基于 FPGA/CPLD的频率测量计，并完成调试。 主要参数： （ 1） 测频范围为 0－ 100MHZ。 （ 2） 标准频率为 40MHZ. 频率测量在科技研究和实际应用中的作用日益重要。 传统的频率计通采用组合电路和时序电路等大量的硬件电路构成，产品不但体积较大，运行速度慢，而且测量低频信号时不宜直接使用。 频率信号抗干扰性强、易于传输 ,可以获得较高的测量精度。 同时 ,频率测量方法的优化也越来越受到重视 .并采用 AT89C51 单片机和相关硬软件实现。 MCS— 51系列单片机具有体积小，功能强，性能价格比较高等特点，因此被广泛应用于工业控制和智能化仪器，仪表等领域。 我们研制的频率计以 89c51单片机为核心，具有性能优 良，精度高，可靠性好等特点。 随着电子技术与计算机技术的发展，以单片机为核心的测量控制系统层出不穷，在被测信号中，较多的是模拟和数字开关信号，而且还经常遇到以频率为参数的被测信号，例如流量、转速、晶体压力传感器以及经过参量 — 频率转换后的信号等。 对于以频率为参数的被测信号，通常多采用的测频法和测周法。 实现一个宽频域，高精度的频率计，一种有效的方法是：在高频段直接采用频率法，低频段采用测周法。 一般的数字频率计本身无计算能力因而难以使用测周发，而用 89c51单片机构成的频率计却很容易做到这一点。 对高频段和低频段 的划分，会直接影响测量精度及速度。 经分析我们将 f=1MHZ做为高频，采用直接测频法；将 f=1HZ做为低频，采用测周期法。 为了提高测量精度，我们又对高低频再进行分段。 毕业设计（论文） 7 以 89C51单片机为控制器件的频率测量方法，并用 汇编 语言进行设计，采用单片机智能控制，结合外围电子电路，得以高低频率的精度测量。 最终实现多功能数字频率计的设计方案，根据频率计的特点，可广泛应用于各种测试场所。 本测频系统的设计扬弃了传统的自下而上的数字电路设计方法，采用先进的 EDA技术及自上而下的设计，把资源丰富、控制灵活及良好人机对话功能的单 片机和具有内部结构重组、现场可编程的 CPLD芯片完美的结合起来，实现了对 0－ 100MHZ信号频率的等精度测量。 由于 CPLD具有连续连接结构，易于预测延时，使电路仿真会更加准确，且编程方便，速度快，集成度高，价格低，从而系统研制周期大大缩短，产品性能价格比提高。 CPLD芯片采用流行的 VHDL语言编程，并在 MAX+plusII设计平台上实现了全部编程设计，单片机采用底层汇编语言编程，可以精确地控制测频计数闸门的开启和关闭，从而进一步提高了测量精度。 在基础理论和专业技术基础上，通过对数字频率计的设计，用十进制数 字来显示被测信号频率的测量装置。 以精确迅速的特点测量信号频率，在本设计在实践理论上锻炼提高了自己的综合运用知识水平，为以后的开发及科研工作打下基础。 基于 CPLD 和单片机的频率测量计的设计 8 2 设计理论基础 本部分介绍 CPLD作设计的意义、频率测量原理、等精度测量原理以及总体设计方案。 CPLD/FPGA 设计意义 EDA EDA（电子设计自动化）技术以计算机为工具，在 EDA软件平台上，对以超高速硬件描述语言（ VHDL）为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、逻辑化简、逻辑 综合及优化、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。 EDA的仿真测试技术只需要通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，大大提高了大规模系统电子设计的自动化程度。 设计者的工作仅限于利用软件方式，即利用超高速硬件描述语言（ VHDL）来完成系统硬件功能的描述，在 EDA工具的帮助下就可以得到最后的结果，这使得对整个硬件系统的设计和修改过程如同完成软件设计一样方便、高效。 基于 EDA技术的设计方法为“自顶向下”设计，其步骤是采用可完全独立于 目标器件芯片物理结构的超高速硬件描述语言，在系统的基本功能或行为级上对设计的产品进行行为描述和定义，结合多层的仿真技术，在确保设计的可行性与正确性的前提下，完成功能确认。 然后利用 EDA工具的逻辑综合功能，把功能描述转换为某一具体目标芯片的网表文件，经编程器下载到可编程目标芯片中（如 FPGA芯片），使该芯片能实现设计要求的功能。 CPLD(复杂可编程逻辑器件 ) CPLD是一种新兴的高密度大规模可编程逻辑器件，它具有门阵列的高密度和 PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。 可编程 器件的最大特点是可通过软件编程对器件的结构和工作方式进行重构，能随时进行设计调整而满足产品升级。 使得硬件的设计可以如软件设计一样方便快捷，从而改变了传统数字及用单片机构成的数字系统的设计方法、设计过程及设计观念，使电子设计的技术操作和系统构成在整体上发生了质的飞跃。 采用 CPLD可编程器件，可利用计算机软件的方式对目标器件进行设计，而以硬件的形式实现既定的系统功能。 在设计过程中，可根据需要随时改变器件的内部逻辑功能和管脚的信号方式，借助于大规模集成的 CPLD和高效的设计软件，用户不仅可通过直接对芯片结构的设计 实行躲在数字逻辑系统功能，而且由于管脚定义的灵活性，大大减少了电路图设计和电路板设计的工作量及难度，同时，这种基于可编程芯片的设计大大减少了系毕业设计（论文） 9 统芯片的数量，缩小了系统的体积，提高了系统的可靠性。 FPGA（现场可编程门阵列） FPGA是一种可由用户自定义并进行配置得高密度专用集成电路。 FPGA具有阵列型 PLD器件得优点，同时其结构又类似掩模可编程门阵列，因此与有更高的集成度和更强大的逻辑实现能力，使得设计更加灵活和容易实现。 事实上 FPGA已经称为一类标准器件，并且已经和 CPLD一起成为目前最常 用得可编程逻辑器件。 世界上得可编程逻辑器件供应商（如 Xilinx、 Altera和 Actel） 可以为客户提供各具特色的 FPGA产品。 因此对 FPGA而言有着不同得分类方法，一般可根据互联结构和编程特性对 FPGA进行分类。 目前主流的 FPGA产品内部连线一般采用分段互连型结构，并且可重复编程。 FPGA和 CPLD的选择 CPLD和 FPGA再逻辑功能块和内部互连方面存在区别，两种器件各有优点和缺点，适用于不同得场合。 无论是 CPLD还是 FPGA，都是依靠内部得逻辑块实现设计功能。 CPLD中得逻辑块一般 称为 LAB，其规模比较大，通常由几十个输入端和不少于十个的输出端，并且还可以根据需要进行逻辑扩展，但是逻辑寄存器的数量很少。 FPGA的逻辑块称为 CLB，通常只有 48个输入端， 12个输出端，因此 CLB内部得传输延时很小，可以得到较高的单元速度。 从规模上看 CLB只是一个逻辑单元，当输入端不够用时，通常需要吧 CLB进行串行级连扩展。 CPLD的内部互连采用全局总线得方式，其主要特点是延时可预测。 而 FPGA使用分布式的内部互连，内部延时受系统布局的影响。 CPLD和 FPGA机构上的区别决定了两种器件使用于不同的 数字系统。 CPLD强大的逻辑功能使其更适用来设计复杂的组合逻辑电路和控制系统（如 DMA控制和存储器控制）。 FPGA较小的逻辑单元结构和丰富的寄存器资源决定了其更适用于复杂时序电路和数据处理系统（如通信传输和视频处理）。 频率测量原理 在电子测量技术中，频率测量是最基本的测量之一。 工程中很多测量，如用振荡式方法测量力、时间测量、速度测量、速度控制等，都涉及到频率测量，或可归结为频率测量。 频率测量的精度和效能常常决定里这次测量仪表或控制系统的性能。 频率作为一种最基本基于 CPLD 和单片机的频率测量计的设计 10 的物理量，其测量问题等同于时间测 量问题，因此频率测量的意义更加显然。 频率测量的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速以及便于实现测量过程的自动化等优点，是频率测量的重要手段之一。 常用的测频法和周期法在实际应用中具有叫大的局限性，并且对被测信号的计数存在177。 1一个字的误差。 而在直接测频方法的基础上发展起来的等精度测频方法消除了计数所产生的误差，实现了宽频率范围内的高精度测量，但是他不能消除和降低标准频率所引入的误差。 常用的频率测量方法： 频率测量 图 21 频率测量原理图 The schematic diagram of Frequency measurement 频率测量的原理图如图 21所示。 按照频率的定即单位时间内周期信号的发生次数，图中晶振提供了测量的时间基准，分频后通过控制电路去开启与关闭时间闸门。 闸门开启时，计数器开始计数，闸门关闭，停止计数。 若闸门开放时间为 T，计数值为 N，则被测频率： F=N/T 用这种频率测量原理，对于频率较低的被测信号来说，存在着实时性和测量精度之间的矛盾。 例如若被测信号为 10HZ，精度要求为 %，则最短闸门时间为： T=N/F=1000S 这样的测量周期根本是不可能接受的，可见频率测量法不适宜用于低频信号的测量。 周期测量 周期测量原理和频率测量原理基本结构是一样的，只是把晶振和被测信号位置互换一下。 毕业设计（论文） 11 T=NTr/M 计数值 N 和被测信号的周期成正比， N 反映了 M 个信号周期的平均值。 利用周期测量法在一定信号频率范围内，通过调节分频系数 M，可以较好地解决精度与实时性的矛盾。 但是对于高频信号，周期法就需要很大的分频系数 M，增加了硬件和软件的复杂性，不宜采用。 图 22 周期测量原理图 The schematic diagram of periodic measurement 由此可见，对于传统的频率测量方法若是要达到高精度的要求，必须对被测信号分段测量，对于较低频率采用周期测量法，对较高频率采用频率测量法。 周期测量法原理图如图 22 所示。 等精度测频法 等精度测频的方法是：采用频率准确的高频信号作为标准频率信号，保证测量的闸门时间为被测信号的整数倍，并在闸门时间内同时对标准信号脉冲和被测信号脉冲进行计数，实现整个频率测量范围内的测量精度相等，当标准信号很高，闸门时间足够长时，可实现高精度的频率测量。 等精度测频原理示意图如图 23 所示 图 23 中的门控信号是可预置的宽度为 Tpr 的脉冲。 COUNT1 和 COUNT2 是两个可控计数器。 标准频率信号从 COUNT1 的时钟输入端 CLK 输入，其频率为 Fs；经整形后的被测信号从 COUNT2 的时钟输入端 CLK 输入，设其实际频率为 Fxe，测量频率为 Fx。 当门控信号为高电平时，被测信号的上沿通过 D触发器的 Q 端同时启动计数器 COUNT1和 COUNT2。 对被测信号 Fx 和标准频率信号 Fs 同时计数。 当门控信号为低电平时，随后而至的被测信号的上沿将使这两个计数器同时关闭。 设在一次 基于 CPLD 和单片机的频率测量计的设计 12 门控时间 Tpr中对被测信号计数值为 Nx。 对标准频率信号的计数值为 Ns。 则 : Fx/Nx=Fs/Ns(标准频率和被测频率的门宽时间 Tpr完全相同 ) 就可以得到被测信号的频率值为 : Fx=(Fs/Ns)*Nx 图 23 等精度测频原理示意图 The schematic diagram of equal precision for frequency theory 误差分析。