fpga本文旨在探讨一种基于fpga的数据采集系统设计与实现方

fpga本文旨在探讨一种基于fpga的数据采集系统设计与实现方内容摘要：

33 附录 2 系统 部分 VHDL 源程序 34 湖南工业大学本科毕业设计（论文） 1 第 1 章 绪 论 随着社会经济的飞速发展， 现代电子设计技术 也得到了前所未有的发展，核心技术 已趋转向基于计算机的电子设计自动化技术，即 EDA 技 术。 EDA 技术伴随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计（ Computer Assist Design,简称 CAD）、计算机辅助工程设计（ Computer Assist Engineering Design,简称 CAE）和电子设计自动化（ Electronic Design Automation,简称 EDA）三个发展阶段而逐渐发展起来的 ，并得到 了 不断完善 ，依托现代 数字技术的 快速 发展， 随之产生的 可编程逻辑器件 ，即 CPLD/FPGA 器件，目前 已 得到 了 广泛的应用，为电子系统的设计带来 了极大的灵活性 [1]。 可编程 逻辑器件 可以 基于硬件描述语言（ HDL） 通过 相应的 软件编程对器件的硬件结构和工作方式进行重构，使得硬件的设计如同软件设计那样方便 、灵活和 快捷 ， EDA 技术革新 极大 地改变传统的电子系统设计方法、设计过程乃至设计观念。 未来的 EDA 技术将向广度和深度两个方向发展， EDA 将会超越电子设计的范畴进入其他领域，随着基于 EDA 的 SOC(片上系统 )设计技术的发展，软、硬核功能库的建立，以及基于 VHDL 所谓的自顶向下设计观念的确立，未来的电子系统的设计与规划将不再是电子工程师的专利。 有专家预言， 21 世纪将是 EDA 技术快速发展时期，并且 EDA技术将是对 21 世纪产生重大影响的十大技术之一 [2]。 课题背景及依据 20世纪末，电子技术获得了飞速发展，在其推动下，现代电子产品几乎渗 透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 EDA 工程就是以 大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直到对于特定的目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用 集成芯片的一门新技术。 EDA 工程广义的定义范围包括半导体工艺设计自动化，可编程器件设计自动化，电子系统设计自动化，印刷电路板设计自动化，仿真与测试故障诊断以及形式验证自动化。 EDA 工程的狭义的定义范围是电子设计自动化 ， 不包含电子生产自动化 [3]。 EDA 工具的出现，给电子系统设计带来了革命性的变化。 随着 Intel 公司 Pentium 处理器的推出， Altera 等公司几十万门乃至上百万门规模的 FPGA 的上市， EDA 工程在功能仿真、时序分析、集成电路自动测试、高速印刷电路板设计及作平台的扩展等方面湖南工业大学本科毕业设计（论文） 2 都面临着新的巨大的挑 战。 目前， EDA 技术作为电子设计的通用平台，逐渐向支持系统级的设计发展 ， 数字系统的设计也从图形设计方案向硬件描述语言设计方案发展。 可编程器件在数字系统设计领域得到广泛应用，不仅缩短了系统开发周期，而且利用器件的现场可编程特性，可根据应用的要求对器件进行动态配置或编程，简单易行地完成功能的添加和修改。 在 EDA 软件开发方面，主要集中在美国。 但各国也正在努力开发相应的工具。 例如日本， 韩国有 ASIC 设计工具，但不对外开放。 相信在不久的将来会有更多更好的设计工具在各地发展壮大。 EDA 技术的应用广泛，现在已 涉及到各行各业 ， EDA 水平不断提高，设计工具趋于完美的地步 ， EDA市场趋成熟，但我国的研发水平很有限，需迎头赶上 [4]。 选题目的及意义 现代数据采集系统已经从传统的试验测量中的数据采集与处理跨入到工业与过程控制。 它已成为现代工业自动化的不可缺少的一个组成部分。 随着工厂自动化的发展，在实验室与现场自动测试、生产过程监控、产品检验、质量管理、能源管理以及计算机辅助工作等方面需要越来越多的数据采集系统。 数据采集系统已成为保证质量提高产量，发挥经济效益的一项重要手段。 就当前国外数据采集系统的市场发展来看 也已由面向设备而转向开发设备的更多应用上来，这是发展的需要，也是当代新技术革命发展的必然结果 [5]。 针对 EDA 技术发展的 趋势 ，无疑高速率，高质量的设计系统代表着未来十几年，甚至几十年的发展方向。 传统的电子设计技术通常是自底向上的，即首先确定构成系统的最底层的电路模块或元件的结构和功能，然后根据主系统的功能要求，将他们组合成更大的功能块，使它们的结构和功能满足高层系统的要求。 以此流程逐步向上递推，直至完成整个目标系统的设计。 而 EDA技术的应用是自顶向下的，就是在整个设计流程中各设计环节逐步求精的过程。 一个项目 的设计过程包括从自然语言说明到 VHDL 的系统行为描述，系统地分解， RTL 模型的建立，门级模型产生，到最终的可以物理布线实现的底层电路，就是从高抽象级别到低抽象级别的整个设计周期。 此外， VHDL 设计优秀的可行性， EDA平台的通用性以及与具体硬件结构的无关性，使得前期的设计可以容易的应用于新的设计项目，则项目设计的周期可以显著缩短 [2]。 本课题是对 EDA 技术的应用，即 利用 EDA 工具实现 基于 FPGA 的 数据 采集。 FPGA的应用是 EDA 技术有机融合软硬件电子设计技术， SOC和 ASIC 设计，以及对自动设计与自 动实现最典型的诠释。 现代电子产品正在以前所未有的速度、向着功能多样化、体积最小化、功耗最低化迅速发展， EDA 技术 依靠大规模可编程逻辑器件，适应了现代电子产品的设计要求，综合软硬件系统考虑，采用可编程逻辑器件 FPGA 进行硬件系统设计，利用 VHDL 语言进行软件系统设计，对开发高性能数据采集系统有一定的研究实践 意义。 湖南工业大学本科毕业设计（论文） 3 第 2 章 系统的 硬件 结构设计 概述 本系统采用 Altera 公司的 Cyclone II 系列的 FPGA 芯片 EP2C5T144C8 为核心 控制器 ，采用 Microchip 公司的 12位逐次逼近型模 数（ AnalogtoDigital， A/D）转换器MCP3202 和 一个带有灵活的 4线串行接口的 12 位电压输出数 /模转换器 TLV5616设计了一个基于 FPGA 的数据采集系统。 利用本数据采集系统 要求 能有效实现 频率范围为010kHz，幅值范围为 05v 的信号采集， 12位 A/D 芯片区分度在 ，同时本 数据采集 系统 要求 能实现将一给定常量（该常量可调）进行比较，并将比较的结果用 D/A（ TLV5616） 转换为模拟信号 输出 ，通过改变这一常量从而控制输出信号的零点，利用数码管能同时显示被采集的信号电压值和被 调整后的信号电压值。 系统 研究 方案 及 单元 结构 本 数据采集 系统采用以 FPGA 为核心器件设计，需要完成系统的软、硬件设计，就单片机、 ARM 等器件而言， FPGA 更具有自己的优势，可塑性强，开发周期短，软、硬件设计相对简单，速度快，非常适合高精度，高速控制的领域，数据采集系统对精度和速度要求都比较高，故采用 FPGA 性能较佳，本系统 软、硬件 设计方案如下： 图 数据采集系统 硬件 系统框图 本系统 利用 FPGA 芯片 EP2C5T144C8可编程 逻辑 器件 为系统主控制器 进行系统硬件设计， 其外围 硬件 电路 包括时钟 电路 、按键 电路 、显示 电路 、 A/D 转换电路 、 D/A转换电路 、存储 电路 共六大单元电路，软件 开发 采用 Quartus II 集成开发 环境 ，运用 VHDL 硬件描述 语言设计 系统 配置 硬件，控制各个外围器件的协调工作。 F P G A数 据 采 集控 制 器A D 转 换 电 路时 钟 电 路D A 转 换 电 路存 储 器 件显 示 电 路键 盘 电 路电 源 电 路湖南工业大学本科毕业设计（论文） 4 A/D 转换模块 A/D（ MCP3202）芯片简介 Microchip 公司 的 MCP3202是一款具有片上采样和保持电路的 12位逐次逼近型模数（ AnalogtoDigital， A/D）转换器。 MCP3202可被编程为单通道伪差分输入对或双通道单 端输入。 差分非线性（ Differential Nonlinearity,DNL）规定为177。 1LSB，积分非线性（ Integral Nonlinearity， INL）为177。 1LSB（ MCP3202B）和177。 2LSB （ MCP3202C）。 它使用符合 SPI 协议的简单串行接口与器件通信。 器件在 5v和 工作电压下的转换速率最高分别为 100 ksps 和 50 ksps。 MCP3202 器件的工作电压范围很宽为。 低电流设计使它仅消耗 500nA 和 375uA 的典型待机电流和工作电流。 图 MCP3202引脚图 图 MCP3202内部结构图 可使用标准的符合 SPI 协议的串行接口实现与 MCP3202 的通信。 将 CS 线拉为低电平来启动与器件之间的通信 ,请参见图。 如果在引脚 CS 为低电平时给器件上电，则必须首先将此引脚拉高，然后再拉低才能启动通信。 在 CS 为低电平且 DIN 为高电平时接收到的第一个时钟构成启动位。 启动位后面的 SGL/DIFF 位和 ODD/SIGN位用于选择输入通道配置。 SGL/DIFF 位用于选择单端或伪差分输入模式。 ODD/SIGN位在单端模式下，用于选择使用的通道 ,或在伪差分模式下，用于确定通道的极性。 在 ODD/SIGN 位后发送 MSBF 位，该位用于使能首先发送 LSB 的数据格式。 如果 MSBF 位为高电平，则以首先传输 MSB 的格式从器件输出数据，然后只要 CS 引脚为低电平，接下来的时钟都将导致器件输出零。 如果 MSBF 位为低电平，则器件将在以首先发送 MSB 的格式发送完转换结果后，再反过来以首先发送 LSB 的格式输出该字。 表 给出了 MCP3202的配置位。 器件将在接收到启动位 后在时钟的第二个上升沿开始湖南工业大学本科毕业设计（论文） 5 对模拟输入信号进行采样。 采样周期在 启 动位后的第三个时 钟的下降沿结束。 在与MSBF 位对 应的时 钟脉冲的下降 沿处 ,器件将输出 表 MCP3202的配置位 一个低电平空 位。 随后 12个 连 续的时钟脉冲将以 首先发送 MSB 的格式输出转换结果，如图 示。 器件总是在时钟的下降沿输出数据。 所有 12 个数据位均发送完毕后，如果器件继续接收时钟 脉冲，同时 CS 保持为低电平（且 MSBF=1） ,则器 件将以首先发送 LSB 的格式输出转换结果，如 图。 图 仅使用首先输出 MSB的格式与 MCP3202通信 图 使用首先输出 LSB的格式与 MCP3202通信 如果在 CS 保持为低电平时继续向器件提供时钟脉冲（在以首先发送 LSB 的格式发送完数据后），器件将持续输出零。 需要时，可将 CS 拉为低电平，在启动位之前通过 DIN 线输入前导零 [6]。 通道选择地Sgl /D iffO dd /Sign 0 1单端模式伪差分模式11000101+—IN +IN IN IN +—+配置位湖南工业大学本科毕业设计（论文） 6 A/D 转换控制硬件电路图 图 A/D转换控制硬件电路图 A/D 转换硬件电路 采用串行 12位高精度的 A/D(MCP3202)转换芯片， 具有电路接线简单，精度高等优点， CLK 引脚接了两级反向器目的是提高 CLK 的幅度能有效被A/D 器件识别。 本模块受主控制 器件 （ FPGA） 控制， 实现模拟量到数据量的采集转换， 软件设计 根据 A/D 芯片 MCP3202的 串行通信 时序 （如图 ） 采用状态机来控制实现 数据的采集。 D/A 转换模块 D/A（ TLV5616）芯片简介 TLV5616是一个带有灵活的 4线串行接口的 12位电压输出数 /模转换器（ DAC）。 4线串行接口可以无缝联结地（ glueless）与 TMS3 SPI、 QSPI 和 Microwire 串行口接口。 TLV5616可以用一个包括 4个控制位和 12个数据位的 16位串行字符串来编程。 可用于宽范围的电源电压， TLV5616可工作于 至。 电阻串上的输出电压由 2倍增益的轨到轨（ railtorail）输出缓冲器缓冲。 缓冲器是一个 AB 类输出级，以改进稳定性和减少建立时间。 DAC 的建立时间是可编程的，使设计者在速度和功耗的关系上作最佳选择。 建立时间可由 16位串行输入字符串中的控制位来选择。 一个高阻抗的缓冲器被集成在 REFIN 端以减少 驱动该端时所需的低源阻抗。 TLV5616采用 CMOS 工艺，设计成用 至 单电源工作。 器件用 8引脚 SOIC封装。 TLV5616C 的工作温度范围从 0℃至 70℃。 TLV5616I 则从 40℃至 85℃。 TLV5616是一个基于一个电阻串结构的 12位、单电源 DAC。 它包含一个并行接口、速度和掉电控制逻辑、一个基准输入缓冲器、电阻串以及一个轨到轨（ railtorail）输出缓冲器。 输出电压（由外部基准决定满度电压）由下式给出： 其中 REF 是基准电压，而 CODE 是数字输入值，范围从 0x000至 0xFFF。 上电复位将内部锁存为一个规定的初始状态（所有各位为零）。 2 [ ]0 1000CODEREF VX湖南工业大学本科毕业设计（论文） 7 图 TLV5616引脚图 图 TLV5616功能方框图 串行 数据传输时 ： 首先，器件必须使能 CS（置为低电平）。 然后在 FS 的下降沿启动数据的移位，在 SCLK 的下降沿一位接一位（以 MSB 为前导）地传入内部寄存器。 在 16位已经传送后或者当 FS 升高时，移位寄存器中的内容被移到 DAC 锁存器，它将输出电压更新为新的电平 ， TlV5616工作时序图如图。 TLV5616的 16位数据字包括两部分： ● 控制位 （ D15D12） ● DAC新值 （ D11D0） SPD：速度控制位 1→快速方式 0→慢速方式 PWR：功率控制位 1→掉电方式 0→正常工作 在掉电方式时， TLV5616中的所有放大器都被禁止 [6]。 图 TLV5616时序图 湖南工业大学本科毕业设计（论文） 8 D/A 转换控制硬件电路图 图 D/A 转换 控制硬件电路图 D/A 转换硬件电路 采用串行 12位高精度的 D/A (TLV5616)转换芯片， 硬件接口电路简单， 易于控制， CLK 引脚接了两级反向器目的是提高 CLK 的幅度能有效被 D/A器件识别。 本模块受主控制 器件 （ FPGA）控制， 实现数据由数字量到模拟量的转换 ，模拟量输出经滤波平滑尖峰脉冲， 改善输出波形， 软件设计根据 D/A 芯片 TLV5616的串行通信时序 （如图 2. 9） ， 采用状态机来控制 D/A 器件实现数 字 量到模拟量的转换。 键盘显示硬件电路 图 LED显示硬件 电路图 显示电路采用了 LED。