dsp数字信号处理课程设计报告基于tms320c54dsp的数字电话系统设计

dsp数字信号处理课程设计报告基于tms320c54dsp的数字电话系统设计内容摘要：

LV1571的内部时钟源产生。 和一般AD转换不同，TLV1571外部时钟必须经过TLV1571内部MUX时钟电路来提供给哥哥通道。 由于TLV1571内部本身也带有时钟，因此TLV1571TLV1571对各种时钟信号都兼容，这些时钟包括正弦波或者方波、TTL电平或者COMS电平。 图32 TLV1571内部原理图外部模拟信号从TLV1571的AIN引脚输入，信号到达TLV1571的中心单元（10bit触发式AD），将模拟信号转换为数字信号，同时TLV1571内部的输入寄存器和逻辑控制单元控制信号转换的方式，数字信号经过逻辑校验单元到达三态数据输出寄存器输出。 此外，TLV1571提供外部数据输出中断信号INT引脚，该引脚连接到DSP的中断信号，DSP收到中断信号就可以读取数据总线，获得采样信号。 TLV1571的引脚分布如图33所示。 其中CS是片选信号，用于选通芯片；RD是读信号，即DSP每读取一个数据通过该引脚通知TLV1571，TLV1571从而开始下一次采样；WR是写信号，对TLV1571初始化寄存器，通过该引脚通知TLV1571，TLV1571从而将总线的数据写入到其内部寄存器；REFP是高电平参考电压，一般直接接到VCC；REFM是低电平参考电压，一般接到地即可。 图33 TLV1571引脚分布图TLV1571 的控制寄存器用于配置采样控制。 TLV1571 有两个控制寄存器 CR0 和 CR1，它们都必须由用户配置。 通过配置控制寄存器，TLV1571 可以选择不同的工作方式。 数据总线的 D9 和 D8 引脚，也就是 A1 和 A0 引脚，用于区分当前配置哪一个寄存器，00 表示配置CR0 寄存器，01 表示配置 CR1 寄存器，10 和 11 无效；数据总线其余的 8bit 用于配置控制寄 存器。 TLV1571 收到写信号脉冲信号后，就会将数据总线的值写入相应的控制寄存器。 TLV1571 内置有10MHz 的振荡器，通过设置 CR1 寄存器的 D6 位，可使内部振荡器的 速度提高 1 倍。 如果 D6=0，内部振荡器的速度不变；如果 D6=1，内部振荡器的速度提高到20MHz。 通过设置 CR1 寄存器的 D3 位，可以设置 TLV1571 数字信号输出格式。 如果 D3=0，输出数据格式是直接二进制格式；如果 D3=1，输出数据格式是二进制的补码格式。 TLV1571 的启动方式由 CR0 寄存器的 D7 位决定，表 31 给出了 TLV1571 转换启动方式的说明。 表31 TLV1571 转换启动方式方式启动方式说明单通道输入=0=0硬件启动=01. CSTART下降沿启动采样2. CSTART上升沿启动转换3. INT方式，每次转换后产生一个INT脉冲4. EOC方式，转换开始时EOC将电平由高变至低电平转换结束时返回高电平软件启动=11. 最初由WR的上升沿启动采样。 在RD的上升沿发生采样2. 采样开始后的6个时钟开始装换，INT方式，每次装换后产生一个INT脉冲3. EOC方式是转换开始时EOC由高电平变至低电平，转换结束后返回高电平对于 TLV1571， 通道输入设置 =0，=0；采用软件启动设置 =1；采用内部时钟源方式设置 =0；时钟为 20MHz 设置 =1；采用二进制输出方式设置 =0。 最终控制寄存器的设置为 CR0=0080H，CR1=0140H，将这两个数据写到控制寄存器，TLV1571 将按照以上设置开始工作。 TLV1571 提供 3 种自测试方式，并通过写 CR1 寄存器的 D1 和 D0。