eda课程设计--基于fpga的dds信号发生器设计

eda课程设计--基于fpga的dds信号发生器设计内容摘要：

波 器波 形 输 出 控 制 数 据 图 11:DDS 原理图 波形存储器产生的所需波形的幅值的数字数据通过 D/A转换器转换成模拟信号，经过低通滤波器滤除不需要的分量以便输出频谱纯净的 所需信号。 信号发生器的输出频率 fo 可表示为： NsfMfMf 2..0  ( ) 式中 sf 为系统时钟， f 为系统分辨率， N 为相位累加器位数， M 为相位累加器的增量。 参数确定及误差分析 . 2 参数确定 首先确定系统的分辨率 f ，最高频率 maxf ，及最高频率 maxf 下的最少采样点数 minN 根据需要产生的最高频率 maxf 以及该频率下的最少采样点数 minN ，由公式 minmax .Nffs  () 确定系统时钟 sf 的下限值。 同时又要满足分辨率计算公式 ffNs 2 () 综合考虑决定 sf 的值。 选定了 sf 的值后，则由公式 ()可 得 N2 ＝ ffs ,据此可确定相位累加器位数 N。 然后由最高输出频率 Mffo  () 推出 M＝ S2 ，得出相位增量寄存器为 S 位。 确定波形存储器的地址位数 W，本系统中决定寄存 Z2 个数据值，因此 RAM 地址为 Z 位。 一般选用 FPGA/CPLD 器件作为 DDS 的实现器件，对于 D/A 转换器的选择，首先要考虑到 D/A 转换器的转换速率。 要实现所需的频率， D/A 的转换速度要大于 ，然后根据 D/A 转换器字长所带来的误差，决定 D/A 的位数。 由此选择 D/A 转换器的型号。 1 .DDS 基本原理 DDS 建 立在采样定理基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经 D/A 转换器转换为模拟量，将保存的波形重新合成出来。 DDS 基本原理框图如图 1 所示。 除了滤波器 (LPF)之外， DDS 系统都是通过数字集成电路实现的，易于集成和小型化。 系统的参考时钟源通常是一个具有高稳定性的晶体振荡器， 为各组成部分提供同步时钟。 频率控制字 (FSW)实际上是相位增量值 (二进制编码 )作为相位累加器的累加值。 相位累加器在每一个参考时钟脉冲输入时，累加一次频率 字，其输出相应增加一个步长的相位增量。 由于相位累加器的输出连接在波形存储器(ROM)的地址线上，因此其输出的改变就相当于查表。 这样就可以通过查表 把存储在波形存储器内的波形抽样值 (二进制编码 )查找出来。 ROM的输出送到 D/A转换器，经 D/A 转换器转换成模拟量输出。 （ BS 系列， BP 系列 ） 拨码开关是一种 用来操作控制的地址开关，采用的是 0/1 的二进制编码原理 ， 通俗的说也就是一款能用手拨动的微型的开关。 拨码开关种类较多，本次课程设计主要利用 BS 系列拨码开关，其特点为： 本体比较大，拨动推扭用手直接拨动起来很方便。 这款的脚间距只有一种 的，有直插跟贴片之分，不过直插的用得很多，贴片的很少见。 图 2 拨码开关原理图 系统总体方案设计 该设计以 FPGA 开发平台为核心，将各波形的幅值 /相位量化数据存储在ROM 内，按照设定频率，以相应频率控制字 k 为步进，对相位进行累加，以累加相位 值作为地址码读取存放在存储器内的波形数据，经 D/A 转换和幅度控制、滤波即可得到所需波形。 波形发生器采取全数字化结构，用硬件描述语言 Verilog 设计实现其频率可调可显示。 经开发平台的 D/A 转化和外加滤波整形处理波形数据，理论上能够实现任意频率的各种波形。 系统按工作原理和控制对象的先后分为三个功能单元：波形数据产生单元、 D/A 转化单元和滤波整形处理单元。 波形数据产生单元除具有波形数据输出功能外，还有频率设置和输出显示功能。 波形信号 输出频率范围 控制 在 0HZ—— 500KHZ 之间以 步进，输出幅度 控制 在0Vp_p—— 10Vp_p 之间以 进行步 进。 D/A 转换单元负责对从 ROM 表里读取的波形数据进行 D/A 转换，对 D/A 转换器件的选用从建立时间、位数、转化误差和转换时间等四个方面考虑。