课题设计-基于单片机的温度巡检仪硬件设计

课题设计-基于单片机的温度巡检仪硬件设计内容摘要：

因此掌握 DS18B20的通信协议是使用该器件的关键。 所有的 DS18B20器件要求采用严格的通信协议，以保证数据的完整性。 该协议定义了几种信号类型：复位脉冲、应答脉冲；写“ 0”、写“ 1”时隙；读“ 0”、和读“ 1”时隙。 与 DS18B20的通信，是通过操作时隙完成单总线上的数据传输。 发送所有的命令和数据时，都是字节的低位在前，高位在后。 每个通信周期起始于微控制器发出的复位脉冲，其后紧跟 DS18B20发出的应答脉冲， 在写时隙期间，主机向 DS18B20器件写 入 数据，而在读时隙期间，主机读 入 来自 DS18B20的数据。 在每一个时隙总线只能传输一位数据。 当主机将单总线 DO从逻辑高 (空闲状态 )拉为逻辑低时，即启动一个写时隙。 所有的写时隙必须在 120p． s内完成，且在每个循环之间至少需要 1us的恢复时间。 在写 0时隙期间，微控制器在整个时隙中将总线拉低；而写 1时隙期间，微控制器将总线拉低，然后在时隙起始后 15p． s之内释放总线。 DS18B20的 存储特性 DS18B20内部存储器由 ROM、 RAM和 E2ROM组成，如表。 其中， ROM 由 64位二进制数字组成，共分为 8个字节，字节 0的内容是该产品的厂家代号 28H，字节 1～字节 6的内容是 48位器件序列号，字节 7是 ROM前 56位的 CRC校验码。 由于 64位 ROM 码具有唯一性，在使用时作为该器件的地址，通过读 ROM命令可以将它读出来。 表 31 存储特性表 字节 ROM RAM 其他 0 产品代号 (28H) 温度低 8位 1 48位 温度高 8位 E2ROM 2 器件序号 TH TH 3 TL TL 广西工学院鹿山学院毕业设计（论文） 13 4 配置寄存器 配置寄存器 5— 6 保留 7 CRC 保留 8 CRC RAM是由 9个字节的高速暂存器和非易失性电擦写 E2ROM组成。 其中字节 0、 1存储当前温度，字节 3存储上、下限报警 温度 TH和 TL，字节 4是配置寄存器，字节 8是 RAM前 64位的 CRC校验码。 RAM 中 EEROM用于存储 TH、 TL和配置寄存器的值。 数据先写人 RAM，经校验后再传给 E2ROM。 通过 DS18B20功能命令对 RAM进行操作。 表 32 温度存储格式与配置寄存器控制字格 温度传感模块连接图 图 34温度传感模块连接图 单片机 控制模块 单片机控制模块的核心是 AT89S51芯片， 单片机 AT89S51给执行器模块输 出高、低电平实现温度 控制，并且，可以把传感器的采样温度值显示在 数码管上。 AT89S51 芯片简介 单片机是一种集成在 电路 芯片，是采用 超大规模集成电路 技术把具有数据处理能力的中央处理器 CPU 随机存储器 RAM、 只读存储器 ROM、多种 I/O 口和中断系统、定 AT89S51 P34~P35 DS18 B0 2 DQ 广西工学院鹿山学院毕业设计（论文） 14 时器 /计时器 等功能（可能还包括显示驱动电路、 脉宽调制 电路、模拟多路转换器、A/D 转换器 等电路）集成到一块硅片上构成的一个小而完善的 计算机系统。 单片机自动完成赋予它的任务的过程，也就是单片机执行程序的过程，即一条条执行的指令的过程，所谓指令就是把要求单片机执行的各种操作用的命令的形式写下来，这是在设计人员赋予它的指令系统所决定的，一条指令对应着一种基 本操作；单片机所能执行的全部指令，就是该单片机的指令系统，不同种类的单片机，其指令系统亦不同。 为使单片机能自动完成某一特定任务，必须把要解决的问题编成一系列指令（这些指令必须是选定单片机能识别和执行的指令），这一系列指令的集合就成为程序，程序需要预先存放在具有存储功能的部件 ——存储器中。 存储器由许多存储单元（最小的存储单位）组成，就像大楼房有许多房间组成一样，指令就存放在这些单元里，单元里的指令取出并执行就像大楼房的每个房间的被分配到了唯一一个房间号一样，每一个存储单元也必须被分配到唯一的地址号，该地址号称 为存储单元的地址，这样只要知道了存储单元的地址，就可以找到这个存储单元，其中存储的指令就可以被取出，然后再被执行。 单片机广泛应用于仪器仪表、家用电器、医用设备、航空航天、专用设备的智能化管理及过程控制等领域。 今后单片机的发展趋势，将是进一步向多功能、高性能 、 低电压、低功耗、低价格、存储容量扩大和增强 I/O功能及结构兼容等方面发展。 AT89C51是一种带 4K字节闪烁可编程可擦除只读存储器（ FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压，高性能 CMOS8位微处理器，俗称单片机。 单片机的 可擦除只读存储器可以反复擦除 1000次。 在系统的开发过程中可以十分容易进行程序的修改，这就大大缩短了系统的开发周期。 同时，在系统工作过程中，能有效地保存一些数据信息，即使外界电源损坏也不影响信息的保存。 该器件采用 ATMEL高密度非易失存储器制造技术制造，与工业标准的 MCS51指令集和输出管脚相兼容。 由于将多功能 8位 CPU和闪烁存储器组合在单个芯片中， ATMEL的 AT89C51是一种高效微控制器。 AT89C单片机为很多嵌入式控制系统提供了一种 灵活性高且价廉的方案。 AT89S51功能特性描述 AT89S51的引脚有 40个引脚， 与 MCS51 兼容 ， 4K字节可编程闪烁存储器 可进行1000写 /擦循环 ， 数据 可 保留 10年 ， 全静态工作 频率 0Hz24Hz， 三级程序存储器锁定 ， 128 Bytes位内部 RAM， 32个双向输入 可编程 I/O口， 两个 16位定时器 /计数 ， 5个中断源 ，以及 可编程串行通道 ， 低功耗的闲置和掉电模式 ， 片内振荡器和时钟电路。 另广西工学院鹿山学院毕业设计（论文） 15 外， AT89S51 可降至 0Hz 静态逻辑操作，支持 2种软件可选择节电模式。 空闲模式下，CPU停止 工作，允许 RAM、定时器 /计数器、串口、中断继续工作。 掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 性能如下： 为一般控制应用的 8 位单芯片 晶片内部具时钟振荡器（传统最高工作频率可至 12MHz） 内部程式存储器（ ROM）为 4KB 内部数据存储器（ RAM）为 128B 外部程序存储器可扩充至 64KB 外部数据存储器可扩充至 64KB 32 条双向输入输出线，且每条均可以单独做 I/O 的控制 5 个中断向量源 2 组独立的 16 位定时器 1 个全多工串行通信端口 1 8751 及 8752 单芯片具有数据保密的功能 1单芯片提供位逻辑运算指令 AT89S51的管脚如图 35所示。 广西工学院鹿山学院毕业设计（论文） 16 图 35 AT89S51的管脚 AT89S51 的管脚说明 如下： ： AT89S51 电源正端输入，接 +5V。 ： 电源地端 ： 单芯片系统时钟的反相放大器输入端。 ： 系统时钟的反相放大器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。 ： AT89S51 的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间， AT89S51 便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址 0000H 处开始读入程序代码而执行程序。 广西工学院鹿山学院毕业设计（论文） 17 ： EA为英文 External Access的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部 EPROM 中）来执行程序。 因此在 8031 及 8032 中， EA 引脚必须接低电平，因为其内部无程序存储器空间。 如果是使用 8751 内部程序空间时，此引脚要接成高电平。 此外，在将程序代码烧录至 8751 内部 EPROM 时，可以利用此引脚来输入 21V的烧录高压（ Vpp）。 ： ALE 是英文 Address Latch Enable的缩写，表示地址锁存器启用信号。 AT89S51可以利用这支引脚来触发外部的 8 位锁存器（如 74LS373），将端口 0 的地址总线（ A0～A7）锁进锁存器中，因为 AT89S51 是以多工的方式送出地址及数据。 平时在程序执行时 ALE 引脚的输出频率约是系统工作频率的 1/6，因此可以用来驱动其他周边晶片的时基输入。 此外在烧录 8751 程序代码时，此引脚会被当成程序规划的特 殊功能来使用。 ： 此为 Program Store Enable的缩写，其意为程序储存启用，当 8051 被设成为读取外部程序代码工作模式时（ EA=0），会送出此信号以便取得程序代码，通常这支脚是接到 EPROM的 OE脚。 AT89S51可以利用 PSEN及 RD引脚分别启用存在外部的 RAM与 EPROM，使得数据存储器与程序存储器可以合并在一起而共用 64K 的定址范围。 （ ～ ）： 端口 0 是一个 8 位宽的开路汲极（ Open Drain）双向输出入端口，共有 8 个位， 表示位 0， 表示位 1，依此类推。 其他三个 I/O 端口（ P P P3）则不具有此电路组态，而是内部有一提升电路， P0 在当作 I/O 用时可以推动 8 个 LS 的TTL 负载。 如果当 EA 引脚为低电平时（即取用外部程序代码或数据存储器）， P0就以多工方式提供地址总线（ A0～ A7）及数据总线（ D0～ D7）。 设计者必须外加一个锁存器将端口 0 送出的地址锁住成为 A0～ A7，再配合端口 2 所送出的 A8～ A15合成一个完整的 16 位地址总线，而定址到 64K 的外部存储器空间 （ ～ ）： 端口 2 是具有内部提升电路 的双向 I/O端口，每一个引脚可以推动 4 个 LS 的 TTL负载，若将端口 2 的输出设为高电平时，此端口便能当成输入端口来使用。 P2 除了当做一般 I/O 端口使用外，若是在 AT89S51 扩充外接程序存储器或数据存储器时，也提广西工学院鹿山学院毕业设计（论文） 18 供地址总线的高字节 A8～ A15，这个时候 P2 便不能当作 I/O 来使用了。 （ ～ ）： 端口 1 也是具有内部提升电路的双向 I/O 端口，其输出缓冲器可以推动 4 个 LS TTL 负载，同样地若将端口 1 的输出设为高电平，便是由此端口来输入数据。 如果是使用 8052 或是 8032 的话， 又当做定时器 2 的外部脉冲输入脚，而 可以有T2EX 功能，可以做外部中断输入的触发脚位。 表 33 P1口的引脚第二功能说明 （ ～ ）： 端口 3 也具有内部提升电路的双向 I/O 端口，其输出缓冲 器可以推动 4 个 TTL 负载，同时还多工具有其他的额外特殊功能，包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。 表 34 P3 口的引脚第二功能说明 引脚号 第二功能 RXD（串行输入） TXD（串行输出） INT0(外部中断 0) INT1(外部中断 1) T0（定时器 0外部输入） T1（定时器 1外部输入） WR(外部数据存储器写选通 ) RD(外部数据存储器写选通 ) AT89S51的存储器的说明如下 ： 存储器结构： MCS51器件有单独的程序存储器和数据存储器。 外部程序存储器和数据存储器都可以 64K寻址。 引脚号 第二功能 T2（定时器 /计数器 T2 的外部计数输入），时钟输出 T2EX（定时器 /计数器 T2的捕捉 /重载触发信号和方向控制） MOSI（在系统编程用） MISO（在系统编程用） SCK（在系统编程用） 广西工学院鹿山学院毕业设计（论文） 19 程序存储器： 如果 EA引脚接地，程序读取只从外部存储器开始。 对于 89S51，如果 EA 接 VCC，程序读写先从内部存储器（地址为 0000H～ 1FFFH）开始，接着从外部寻址，寻址地址为： 2020HFFFFH。 数据存储器： AT89S51 有 128字节片内数据存储器。 高 64字节与特殊功能寄存器重叠。 高 64字节与特殊功能寄存器有相同的地址，而物理上是分开的。 当一条指令访问高于 0FH 的地址时，寻址方式决定 CPU 访问高 64字节 RAM 还是特殊功能寄存器空间。 直接寻址方式访问特殊功能寄存器（ SFR）。 AT89S51的定时器的说明如下 ： 定时器 0 和定时器 1： 在 AT89S51中，定时器 0 和定时器 1 的操作与 AT89C52 和AT。