精品-基于单片机和cpld的等精度数字频率计设计

精品-基于单片机和cpld的等精度数字频率计设计内容摘要：

，表示开始脉冲宽度测量，这时 CNT2 的输入信号为 FSD。 3 在被测脉冲的上沿到来时， CONTRL2 的 PUL 端输出高电平，标准频率信号进 入计数器 CNT2。 “ 在被测脉冲的下沿到来时， CONTRL2 的 PUL 端输出低电平，计数器 ,CNT2 被关断。 5 由单片机读出计数器 CNT2 的结果，并通过上述测量原理公式计算出脉 冲宽 度。 CONTRL2 子模块的主要特点是：电路的设计保证了只有 CONTRL2 被初始化后才能 工作，否贝 I|PUL 输出始终为零。 IO 山东大学硕士学位论文 只有在先检测到上沿后 PUL 才为高电平，然后在检测到下沿时， PUL 输出为低电 平； ENDD 输出高电平以便通知单片机测量计数已经结束：如果先检测到下沿， PUL 并 无变化；在检测到上沿并紧接一个下沿后， CONTRL2 不再发生变化直到下一个初始化 信号到来。 占空比的测量方 法是通过测量脉冲宽度记录 CNT2 的计数值 N1，然后将输 入信号反相，再测量脉冲宽度，测得 CNT2 计数值 N2N 可以计算出： 占空比 3 型 ! loo％ 167。 2． 3 单片机主控模块 其引脚如图 2― 6： P1． O VCG P1． 1 ， 2 POOlADO p12 3 PO． 1 tADl P13 4 PO． 2 A02 P14 5 PO， 3 AD3’ P’ 5 6 PO。 4‘ A0439。 P16 7 PO． 5 AD5 P17 PO． 6 tA06 一 S 了 PO 7《 AD739。 《 RXo， P30 EA^，产 P ‘ T o p3， ALE，芦穗∞ 2 PS 毫 N “NTO P3 《 INT39。 P3． 3 P2+7《 A15’ 4 P2． 6《 A’ 4l ‘TO’P3 5 P2 frl39。 户 3 5‘ A13 嗣 1P3． 6 P2． 4《 A39。 2l ‘ RD39。 P37 P2+3《 A1139。 XTAL2 P2， 2tAlO’ P2． 1 XTAL， tA9 GKD8 搴 m”豫婚饵博博仃悟博硒 ∞∞∞耵筠∞私∞∞引∞勰鹅静勰弱孔嚣麓甜 P2． O t^0 囝 2qATBgCSI 的引脚囝 AT89C51 是一个内含 4K 字节可编程可擦除的快闪存储器 FlashMemory 和 128 个 字节 RAM。 低电压，高性能 CMOS 结构的 8 位单片机。 采用 ATNIEL 高密度非易失存储器 制造技术制造，与工业标准的 MCS51 指令集和输出管脚相兼容。 由于将多功能 8 位 CPU 和快闪存储器组合在单个芯片中， ATMEL 的 AT89C51 是一种高效微控制器 ，为很多嵌 入式控制系统提供了一种灵活性高且价廉的方案。 山东大学硕士学位论文 1 AT89C51 的主要特性如下： ．与 McS 一 51 兼容 ． 4K 字节可编程快闪存储器 ．寿命： 1000 次写／擦 ．数据保留时间：十年 ． 128． 8 位内部 RAM ． 32 可编程 I／ O 线 ．两个 16 位定时器／计数器 ．五个中断源 ．可编程串行通道 ．低功耗的闲置和掉电模式 ．片内振荡器和时钟电路 2 其管脚的具体说明如下： POl l： PON 为一个 8 位漏级开路双向 I／ O 口，每个引脚可驱动 8 个 TTL门。 当 Pl 口的 管脚输入数据时，应先把口置‘ 1。 作为外部地址／数据总线使用时，用于传送 8 位数 据和低 8 位地址。 在快闪编程时， POD 输入，当快闪进行校验时， POH 输出，此时 PO 外部必须被拉至高电平。 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I／ Oil， PI 口缓冲器能驱 动 4 个 TTL 门。 Pl 口管脚写入‘ 1’后，被内部上拉为高，可用作输入。 P2 口： P2 口是一个内部提供上拉电阻的 8 位双向 I／ Oil， P2ll 缓冲器可驱动 4 个 TTL 门，当 P2 口被写‘ l’时，其管脚被内部上拉电阻拉高，作为输入。 P2 口当用作外部 程序存储器或外部数据存储器进行存取时， P2 口输出 16 位地址的高八位。 P3ll： P3ll 管脚是八个带内部上拉电阻的双向 I／ 0 口，可驱动 4 个TTLfl。 当 P3 口 写入‘ l’后，被内部上拉为高电平，并用作输入。 P3 口也可作为 AT89C51的一些特 殊功能口，如下表所示： 管脚备选功能 P3． O RXD 串行输入口 P3． 1 TYD 串行输出口 P3． 2／ INTO 外部中断 O 12 山东大学硕士学位论文 P3． 3／ INTI 外部中断 I P3． 4 TO 计时器 O 外部输入 P3． 4 TI 计时器 l 外部输入 P3． 6／ WR 外部数据存储器写选通 P3． 7／ RD 外部数据存储器读选通 P3 口同时为快闪编程和编程校验接收一些控制信号。 2,3． 2 单片机控制电路 单片机测频控制电路如图 2― 7 所示，由单片机完成整个测量电路的测试控制、数 据处理和显示输出， CPLD 完成各种测试功能。 图 27 单片机测频控制电路 1 由于 CPLD 在对频率进行计数时，采用 32 位二进制计数器， 8 位数据总线的单 准频率信号的值 ， P2 口读计数器 COUNT 输出 B[15．． 8 被测信号的值。 被读出的四组 8 位数据通过 AT89C51 的 SSO， SSl 地址编码选择。 由 P1 口输出控制。 2 CS：由单片机的 PI． 013 控制。 CS O 时，等精度测频： CS I 时，测脉宽。 3 CLR：系统全清零功能。 4 ED2：脉宽计数结束状态信号， ED2 I 计数结束。 5 AS：自校和测频选择。 AS： I 测频， AS O 自校。 山东大学硕士学位 论文 6 STROBE：为预置门闸，门宽可通过键盘由单片机控制， STROBE I 时，预置门 打开： STROBE O 时，预置门关闭。 7 EDl：测频计数结束状态信号， EDI O 时计数结束。 从 POVI 和 P2 口由低 8 位至高 8 位分别读出两组 4 个 8 位计数值。 9 FS 为标准频率信号输入，此频率来源于 50MHz 的有源晶振。 10 FX 为被测信号输入，此信号是经过限幅整形电路后的信号。 11 FC 为自校频率，取自单片机的外接晶振。 167。 2． 4 外围电路设计 2． 4． 1 键盘接口电路 键盘接口电路如图 2― 8 所示。 键盘控制命令由并入串出移位寄存器74LSl65 读入。 当某一键盘按下时，该线为低电平，在单片机丰程序中置 P3． 2 为‘ 0’，将键值置入， 然后再将 P3． 2 与 P3． 512 置‘ l’，将键盘值读入单片机，从而实现对键盘动态扫描， 实时将键盘命令交单片机处理。 图 28 键盘接口电路 2． 4． 2 显示电路 图 2― 9 中， AT89C51 以串行通信方式 0，即同步移位寄存器方式通过P3． 0， P3． 1 实 14 山东大学硕士学位论文 出低电平时具有 8MA 的灌电流能力，在静态显示方式下足以保证显示亮度。 因为 74LSl64 输出没有锁存功能，因此，在传送信号时输出端数码管会有瞬间闪烁，但由 于系统采用 12 删 z 晶振。 传送波特率高达 1M，且一次发送数据很少，故闪烁并不明显。 P3． 4 用于键盘和显示电路的切换选通。 另外， Eh 于键盘和显示电路共享单片机的串 行口，在每次显示前，程序必须将 P3． 2 置一 0，将 74LSl65 的输出置‘ 1’，才能保证 P3． 0 口正确传送显示数据。 图 29 显示电路 图 2_10 电源模块 山东大学硕士学位论文 2． 4． 4 其它电路 单片机的时钟电路由 12MHz的晶振提供。 CPLD的标准频率信号 F n50MHz的有源晶 振提供。 自校输入信号取自单片机的 12Mitz 晶振。 被测信号经过放大整形电路调理后 输入。 山东大学硕士学位论文 第三章软件设计。