毕业设计论文-基于单片机和cpld的等精度数字频率计设计

毕业设计论文-基于单片机和cpld的等精度数字频率计设计内容摘要：

(3)测频的标准频率信号 50MHZ信号采用晶体振荡源电路进行提供。 电源模块 整个电路的 供电电源如图所示， 220V 交流电经变压、整流、滤波后，由一片 7805 三端稳压器向系统提供 +5V电压信号。 本设计采用 5V电源电压供电，直流稳压电源电路包括整流滤波、电源变压器以及稳压电路。 电源的变压器会把交流电 220V电压变换为所需要得值，在通过整流电路把交流电压改为脉动直流电压。 因为这个直流电压还包含有大的纹波，因而必须通过滤波电路来进行滤除，因此得到平滑直流电压。 但是这种电压会跟随电网进行波动（一般会有大概 10%的波动左右），并且负载和温度电源部分 显示电路 键盘输入 时钟电路 单 片 机 CPLD 芯片 50MHZ 标准频率 自校输入 被测信号整形电路 陕西理工学院毕业设计 第 5 页 共 54 页 也会发生变化。 因此在整流滤波电路以后，还必须有稳压电路。 稳压电路 它的主要作用是当电网电压负载、温度和波动发生变化时，让输出的直流电压保持在稳定状态。 采用输出电压为 +5V的 7805进行输出。 变压器会把电网为 220V的电压转换为 +9V电压，经过二极管的桥式整流以后，会把 7~8V的电压送到 7805的输入端，用电容 C5和 C6 实现频率的补偿，以防稳压器 7805产生了高频自激以及抑制电路所带入的一个高频干扰， C4和 C7采用了电解电容，以减少稳压电源的输出端由输入电源模块带入得低频性干扰。 D8为大电流保护二极管，防止在输入端偶然短路到地时，输出端大电容上存储的电压反极性加到输出、输 入端之间而损坏芯片。 图中用一个发光二极管来检测电源电路是否通电，同时还可作为电源电路是否出现故障的标志，当 LED亮则完好，否则电源电路可能未上电或出现错误，起到一个很好的自动电源检测功能。 176。 176。 T R A N S1432D 3C 4D 5 D 6稳 压 器 7 8 0 5123IOG+2 2 0 VU 1 4D 42 2 0 0 181。 F+C 50 . 1 181。 FC 60 . 1 181。 FC 72 2 0 0 181。 F5 1 0 ΩD 7L E DD 8 I N 4 0 0 5 图 电源模块电路 显示电路 系统硬件电路中，单片机 MCU与 FPGA进行数据交换占用了 P0口、 P1口和 P3口，因此数据显示电路的设计采用静态显示的方式，显示电路由 8个共阳极数码管以及 8片 1位串入， 8位并出的 74LS164芯片构成。 采用这种显示不仅 是占用了较少的单片机端口，而且很好的把单片机资源进行了利用，其编码规律也容易掌握，让软件编程也得到了简化，在实验的过程中，其可靠性也得到了很好的体现。 其显示电路如下图。 74LS164 是 8 位的高速串入 /并出的移位寄存器 ,它会随着时钟信号的一个高低变化，串行数据通过一个 2输入与门同步的送入，使用独立于时钟的主控复位端让寄存器的输出端变为低电平，并且采用肖特基钳位电路，达到了高速运行目的。 除此之外它还有之下的一些特点：①异步主控复位；② 35MHz 的移位频率；③同步数据传输；④门控串行输入；⑤静电的放电值是 大于 3500V 的；⑥利用钳位二极管进行限制终端。 在这个设计中， 74LS164它的连接方式是： 74LS164输出端 Q0～ Q7接 LED数码管的 dp、 g、 f、e、 d、 c、 b、 a，并且 Q7连接剩下一个 74LS164的 A， B端，脉冲 CLK连单片机的 TXD端口，单片机的 RXD端连接到第一个芯片的 AB端， 74LS164芯片的 RET端接 VCC。 在这种状态下，数码管编码状态如下表所示。 陕西理工学院毕业设计 第 6 页 共 54 页 表 数码管的编程表 显示数码 段 码 显示数码 段 码 0 0c0h 8 80h 1 0f9h 9 90h 2 0a4h A 88h 3 0b0h B 83h 4 99h C 0c6h 5 92h D 0a1h 6 82h E 86h 7 0f8h F 8eh 单片机的时钟电路由 12MHz的晶振提供。 CPLD的标准频率信号由 50 MHZ的有源晶振提供。 自校输入信号取自单片机的 12MHZ晶振。 被测信号经过放大整形电路调理后输入。 陕西理工学院毕业设计 第 7 页 共 54 页 CPLD测频专用模块设计 利用 VHDL设计的测频模块逻辑结构如图所示 OUT[EEND] FIN CONTRL INT[CHEKF] CNT1 INT[FINPUT] INT [CHOICE] DSEL INT[DLRTRIG] TF INT[SEL] CONTRL2 GATE CNT2 INT [START] OUT OUT[ENDD] 图 测频模块框图 其中有关的 接口信号规定如下： （ 1） TF()： TF=0时等精度测频； TF=1时测脉宽； （ 2） CLR/TRIG：当 TF=0时系统全部实现清零； TF为高电平时 CLR/TRIG的上升沿将启动计数器 2，进行脉宽计数； （ 3） ENDD（ ）： ENDD=1计数结束，脉宽计数结束信号； （ 4） CHOICE（ ）：自校 /测频选择，当 位高电平时为测频功能； 为低电平时实现其自校功能； （ 5） START（ ）：当 TF=0时，其端口作为预置门控信号，门宽可以通过键盘用单片机进行控制，当 电平时预置门开，且其端口有第二种功能，此时，当 为低电平时测的是负脉宽，为高电平时测正脉宽，采用这个功能可以得到脉宽及占空比的输出数据； （ 6） EEND（ ）： EEND=0时等精度计数结束； （ 7） SEL[2„ 0]（ ， ， ）：计数值的读出选通信号控制。 /周期的实现 CHKF FOUT FIN CHOIS FIN CLK1 START EEND CLR CLK2 FSD CLRC CLK Q[31„ 0] CLR FIN ENDD START PUL CLR CLK2 CLKOUT FSD CNL PUL CLK Q[31...0] CLR Q[31„ 0] Q[31„ 0] OO[7„ 0] SEL[2„ 0] 陕西理工学院毕业设计 第 8 页 共 54 页 图 测频测周期原理图 （ 1）令 TF=0，进行等精度测频率，在 CONTRL端连接一个正脉冲，以便测试初始化电路状态； （ 2）将预置 门控信号的测频测周期模块的 START端置为高电平，这时预置门就会开始定时，而且被测信号的上升沿就会打开计数器 1进行计数，同时会让标准信号频率进入计数器 2。 （ 3）预置门定时结束时会把测频测周期的 START端置为低电平，等到被测信号的上升沿到来时，计数器 1停止计数，同时关断计数器 2对 fs的计数； （ 4）计数结果结束以后， EEND 端会输出低电平来表示计数的结束，单片机在得到这个信号后，就可以利用 、 、 1和计数器 2的计数结果值，并且采用等精度测量频率或周期的公式进行基本运算，计 算后得频率及周期。 控制部件的设计 如图所示，在 D触发器输入端 START 是高电平时，如果 FIN端是上升沿，则其 Q 端就会被置为高电平，此时导通 FIN到 CLK1和 FSD到 CLK2，并且 EEND端会被置为高电平作为它的标志位；在 D触发器输入端 START被置为低电平的时候，如果 FIN端输入了脉冲的上升沿，则 FIN到 CLK1与 FSD到 CLK2的通道就会被切断。 图 测频测周期原理图 计数设计 在测频专用框图中，计数器 1与计数器 2都是 32位的计数器，由 DSEL模块进行控制，单 片机分四次将 32位的数据全部进行读出。 图 计数模块 陕西理工学院毕业设计 第 9 页 共 54 页 脉冲宽度的测量及占空比模块的设计 根据脉宽测量的原理，设计如图下所示的原理图电路。 图 脉冲宽度的测量和占空比模块 图 脉冲宽度工作如下： （ 1） 给 CONTRL2的清零端送一个脉冲用来初始化电路的工作状态； （ 2）把 GATE所在的 CNL端口置为高电平状态，用来表示脉冲宽度的测量，此时计数器 2输入信号是FSD。 （ 3）当被测信号的上升沿到来时， CONTRL2的 PUL端口输出为高电平 时，标准信号就会进入计数器2进行计数。 （ 4）当被测信号的下降沿到来时， CONTRL2的 PUL端口为低电平时，计数器 2就会将被切断。 （ 5）此时单片机就会读出计数器 2的计数结果，并且由测量公式，计算出它的脉冲宽度， CONTRL2模块特点就是：只有在 CONTRL2模块被进行初始化以后才能进行工作，不然 PUL输出的始终是零。 当其在先检测到上升沿以后 PUL才是高电平，接着在检测为下降沿时， PUL的输出为低电平；当 ENDD检测输出为高电平，就会通知单片机这个测量计数结束；当先检测为下降沿时，并且 PUL没有变化；在 检测到上升沿并紧接着一个下降沿后，测脉宽测占空比模块就不会发生变化一直到另外的初始化的信号来到。 占空比的测式方法为，记录下测量的脉冲宽度的记录值，即计数器 1的计数值 N1，在将输入信号进行反相，再次测量脉冲宽度，就会得到计数器 2的计数值为 N2，则占空比为： 占空比 =N1/(N1+N2)*100% 陕西理工学院毕业设计 第 10 页 共 54 页 AT89C51单片机性能 AT89C51的内部含有 4K字节的可编程且可擦除的快闪存储器以及 128个字节的 RAM。 它是一个高性能，低电压的且由 CMOS构成的 8位的单片机。 利用了 ATNIEL高密度且不容易失去的存储器的制造技术进行了制造，和 MCS51指令集以及输出的管脚相互兼容。 因为将多功能的 8位 CPU及快闪存储器已经组合在了单个芯片中， ATMEL公司的 AT89C51它是一种高效的微控制器，为很多的嵌入式系统提出了一种灵活性较高而且价格低廉的方案。 图 AT89C51 管脚图 (1)AT89C51的基本特性 : *与 MCS51兼容 *4K字节的可编程性快闪存储器 *寿命： 1000次的擦与写 *数据的保存时间：十年 *128*8位的内部随机存 储存储器 *32位的可编程端口 I/O线 *两个且 16位的定时 /计数器 *中断源五个 *可编程的串行通道 *低功耗闲置及掉点模式 *时钟电路及片内振荡器 （ 1）每个管脚具体的说明如下： P0口： P0口是一个 8位的开路且双向控制的 I/O口，它的引脚可以驱动 TTL门 8个，当 P1口管脚输入了数据时，应该先把 P1口置。 当成为数据总线 /外部地址使用的时候，它用于传输低 8位地址以及 8位数据，当快闪编程的时候， P0口输入，如果作为快闪校验的时候， P0 口输出，此时P0口的外部就会被拉到高电平。 陕西理工学院毕业设计 第 11 页 共 54 页 P1口： P1口利用内部提供 了上拉电阻且拥有 8位的双向 I/O口， P2口缓冲器可以驱动 TTL门 4个，如果 P2口被置为高电平时，它的管脚就会被内部的上拉电阻进行拉高，作为它的输入。 当 P2口作为外部程序的存储器或者外部数据的存储器进行存取的时候， P2口就会输出地址的高 8位。 P3口： P3口的管脚拥有八个且带有内部上拉电阻的 I/O口，可以驱动 TTL门 4个。 如果 P3口被写入 1时，它就会被内部置为高电平，然后用做输入。 P3口还可以作为单片机的特殊的功能口，如下所示： 管脚的备选功能： * RXD (串行的输入口 ) * TYD（ 串行的输出口） * /INTO （外部中断零） * /INTI（外部中断 1） * T0（计时器 0外部输入） * T1（计时器 1外部输入） * WR （外部数据选通） * /RD（外部数据存储器读选通） * P3 口同时为快闪编程和编程校验接收一些控制信号 系统初始化后，主程序不断扫描键盘子程序，当开始键按下后，程序转到测频率的子程序执行测频功能。 那么读入开始键之后马上跳转到测频子程序，此时子程序会先置测。