电子技术综合课程设计电信工程系毕业论文

电子技术综合课程设计电信工程系毕业论文内容摘要：

83。 35 附录一 总体电路图 35 附录二 元器件清单 36 附录三 芯片的管脚图 37 参考文献 34 4 前 言 电子技术课程设计是针对模拟电子技术基础、数字电子技术基础、电路分析原理课程的要求，旨在对我们综合能力的实践性学校环节，它包括课程选择、课程设计、电子仿真、组装、调试和编写总结报告等实践内容。 通过课程设计达到一下目标： 第一，让学生初步了解并掌握电子电路的实验、设计方法。 即学生根据设计要求查阅相关文献资料，总结 、分析类似电路的性能，选择出最优方案，并通过组装调试等实践使电路达到要求的性能指标。 第二，为以后的毕业设计打好基础。 毕业设计是系统的工程设计实践，而课程设计是让学生开始从理论学习的轨道上逐渐引向实践应用，从已学过的定性分析 、定量计算的方法，逐步掌握工程设计的步骤和方法，了解科学实验的程序和实施方法。 第三，培养我们勤于思考的习惯，同时通过设计并制作电子类产品，增强我们这方面的自信心及兴趣。 本次课程设计一电子技术的基本理论为基础，要求我们着重掌握电路的设计装调及性能参数的调试方法。 本课程设计应达 到如下基本 要求： 1能够在理论知识的基础进一步熟悉常用电子器件的类型和特性，合理的进行选择和运用。 2能够独立的对课题进行分析，运用所学的理论知识，通过翻阅资料，设计出最优方案。 3学会电子电路的安装与调试技能培养我们分析与解决问题的能力。 本次课程设计以小组为单位，进行团队合作进行，共安排三周时间，分别进行电路的设计与仿真、电路的组装与调试、课程设计报告的撰写等。 5 一 方案的论证和选择 整体电路的构思及所需器材工具 图 1 整体电路构思 数字式秒表， 首先需要 一个数字显示。 按设计要求，须用数码管来做显示器。 题目要求最大记数值为 1 分 59 秒点 9，则需要 三个七段 数码管 作为秒十位秒个位（有小数点）秒十分位和一个 LED灯作为分位。 要求计数 周期 为 0. 1秒，那么我们需要相应频率的信号发生器。 选择信号发生器 555定时器 ， 计数 脉冲是由 555定时器构成的多谐振荡器，产生 10 赫兹脉冲，如果精度要求高，也可采用石英振荡器。 计数器可选 74LS76 或 74LS373。 在选择译码器的时候，有多种 选择，如 74LS46， 74LS47， CD4511等译码器。 电压源可以根据所学的模电知识制作一个 5V的电压源。 译码器 译码器 译码器 计数器 计数器 计数器 信号源 电源 显示器 显示器 显示器 与非门 JK触发器 6 方案一 图 2 方案一电路构思 计数器 模块 采用 三个 74LS160同步十进制计数器，实现秒十分位十进制计数、实现秒个位十进制计数、实现秒十位十进制计数 ， 采 用 一个 74LS76的翻转计数功能实现 分位 二进制计数功能。 信号源 模块 采用 555定时器构成 一个多谐振荡器 ，相应的使振荡周期为 并送给 秒十分位 计数器的时钟信号输入端为计数器提供时钟。 显示模块 采用 BCD七段显示数码管 （共阴极） 来显示秒十分位、秒个位、秒十位从零至九的显示，采用发光二极管来实现分位的零到壹的显示。 译码模块 采用 CD4511七段译码 功能。 控制电路 采用 74LSJK 触发器的 翻转功能来实现对 CD4511 的锁存 端 控制 ，从而进一步控制数码管实现暂停功能。 74LS160 555 74LS160 74LS160 CD4511 CD4511 CD4511 74LS76 7 方案二 图 3 方案二电路构思 计数器模块 采用 四个 74LS160同步十进制计数器，实现秒十分位十进制计数、实现秒个位十进制计数、实现秒十位十进制计数 、 实现 分位 二进制计数功能。 信号源模块 采用 555定时器构成一个多谐振荡器，相应的使振荡周期为 秒十分位 计数器的时钟信号输入端为计数器提供时钟。 显示模 块 采用 三个 BCD七段显示数码管（共阴极）来显示秒十分位、秒个位、秒十位从零至九的显示，采用 一个 发光二极管来实现分位的零到壹的显示。 译码模块 采用 74LS48实现 七段译码 功能。 控制电路 采用 三个 74LS373 锁存 器的 锁存 功能来实现对 三个 74LS48 计数器编码输入端的 锁存控制，从而控制数码管实现暂停功能。 555 74LS160 74LS160 74LS160 74LS160 74LS373 74LS48 74LS48 74LS373 74LS48 74LS373 8 方案的选择 方案一 优点：电路图简单，理论上可以实现 数字式秒表 功能 并且 通过比较可以看出，方案一中的 CD4511实现了方案二中 74LS48和 74LS373两个芯片的功能。 实用性： 所需元器件 均可以获得 且 连接 线 数目 较方案二少 ， 易于在以后的装调中检查错误。 方案二 优点： 可用一个 74LS373 来实现对分位的零到壹计数和对秒十位的锁存，相对方案一减少了实现分位计数的 74LS76触发器 的使用。 缺点：相对于方案一电路较复杂 使用的元器件种类比 方案一多 ， 如 需要 额外 使用三个锁存器来 .对编码信号进行锁存 控制。 实用性： 使用的元器件种类比方案一多且连线数目较方案一多，检查起来较繁琐。 结论 综合比较两方案的优、缺点和实用性 ，我们小组选择了方案一。 9 二 单元电路的设计 计数电路的设计 (个人设计部分 ) 电路图设计 74LS160十进制计数器连线图如图 4所示。 图 4 计数电路 计数原理及分析 ① 异步清零 当 CR =0时，不 管 其 他 输入 端的 状态如 何（ 包括 时钟 信号 CP ） ， 计 数器输出将被直接置零，称为 异步清零。 ② 同步并行预置数 D3 输入端的数据将分别被 Q0～ Q3所接收。 由于这个置数操作要与 CP 上升沿同步，且 10 D0、 D D D3的数据同时置入计数器，所以称为同步并行置数。 ③ 保持 在 CR =LD =1的条件下 ,当 ENT=ENP=0,即两个计数使能端中有 0时 ,不管有无 CP 脉冲作用，计数器都将保持原有状态不变 (停止计数 )。 需要说明的是，当 ENP=0, ENT=1时，进位输出 C也保持不变；而当 ENT=0 时，不管 ENP状态如何，进位输出 RCO=0。 ④ 计数 当 CR =LD =ENP=ENT=1时 ， 74160处于计数状态 ,电路从 0000状态开始，连续输入 10个计数脉冲后，电路将从 1001状态返回到 0000状态， RCO端从高电平跳变至低电平。 可以利用 RCO端输出的高电平或下降沿作为进位输出信号。 采用并行进位法连接十进制加法计数器 74LS160，电路如 图 4所示。 低位（秒十分位） 74160 从 0000 状态开始计数，当 CR =LD= ENP = ENT =1 使清零端和置数端无效化且计数使能端有效时，计数器进入计数状态。 当 输入第 9个 CP 脉冲（ 上升沿） 到来 时，输出 Q3。