毕业论文：基于fpga的正弦信号发生器设计

毕业论文：基于fpga的正弦信号发生器设计内容摘要：

进一步的确立，计算机辅助工程、辅助分析和辅助设计在电子技术领域获得了更加广泛的应用，与此同时电子技术在通信、计算机及家电产品生产中的市场需求和技术需求，极大地推动了全新的电子设计自动化技术的应用和发展。 特别是集成电路设计工艺步入了超深亚微米阶段，百万门以上的大规模可编程逻辑器件的陆续面世，以及基于计算机技术的面向用户的低成本大规模 ASIC 技术的应用，促进了 EDA 技术的形成。 更为重要的是各 EDA 公司致力于推出兼容各种硬件实现方案和支持标准硬件描述语言的 EDA 工具软件的研究，都有效地将 EDA 技术推向成熟。 EDA技术在进入 21世纪后，得到了更大的发展，突出表现在以下几个方面： （ 1）使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能； （ 2）在仿真和设计两方面支持标准硬件描述语言的功能强大的 EDA软件不断推出； （ 3）电子技术全方位纳入 EDA领域； （ 4） EDA使得电子领域各学科的界限更加模糊，更加互为包容； （ 5）更大规模的 FPGA和 CPLD器件的不断推出； （ 6）基于 EDA工具的 ASIC设计标准单元已涵盖大规模电子系统及 IP核模块； （ 7）软 硬件 IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认； （ 8） SoC高效低成本设计技术的成熟。 硬件描述语言 VHDL VHDL简介 甚高速 集成 电路 硬件 描述 语言 （ VeryHighSpeed Integrated Circuit Hardware Description Language， VHDL）于 1983年有美国国防部（ DOD）发起创建，由 IEEE（ The Institute of Electrical and Electronics Engineers） 进一步发展并在 1987年作为“ IEEE 标准 1076”发布 [8]。 从此， VHDL成为硬件描述语言的业界标准之一。 自 IEEE公布了 VHDL的标准版本之后，各 EDA公司相继推出了自己的 VHDL 设计环境，或宣布自己的设计工具支持 VHDL。 此后 VHDL在电子设计领域得到了广泛应用，并逐步取代了原有的非标准硬件描述语言。 1993年， IEEE对 VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展 VHDL的内容，公布了新版本的 VHDL，即 IEEE标准的10761993版本，（简称 93版）。 现在， VHDL和 Verilog作为 IEEE的工业标准硬件描述语言，又得到众多 EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。 有专家认为，在新的世纪中， VHDL语言将承担起大部分的数字系统设计任务。 除了作为电子系统设计的主选硬件描述语言外， VHDL在 EDA领域的仿真测试、程序模块的移植、ASIC设计源程序的交付、 IP核（ Intelligence Property core）的应用方面担任着不可或缺的角色，因此不可避免地将成为了必要的设计开发工具。 VHDL主要用于描述数字系统的结构，行为，功能和接口。 除了含有许多具有硬件特征的语句外， VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。 VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可 视 部分 ,及端口 )和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。 在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。 这种将设计实体分成内外部分的概念是 VHDL系统设计的基本点。 VHDL的主要优点 （ 1）覆盖面广，有强大的系统硬件 描述能力 VHDL可以覆盖行为描述、 RTL (寄存器传输 )级描述、门描述、电路描述和物理参数描述（包括延时、功耗、频率、几何尺寸等）。 VHDL还具有丰富的数据类型．即可以支持预定义的数据类型，也可以自己定义数据类型。 这样便给硬件描述带来了较大的自由度，使设计人员能够方便地使用 VHDL创建高层次的系统模型。 （ 2）可读性好、易于修改 在硬件电路设计过程中，主要的设计文件是用 VHDL编写的源代码，因为 VHDL易读和结构模块化，所以易于修改设计。 （ 3）独立于器件的设计，与工艺无关 用 VHDL进行硬件电路设计时， 并不需要首先考虑选择完成设计的器件，也就是说，VHDL并没有嵌入具体的技术和工艺约定，设计人员可以集中精力进行设计的优化，不需要考虑其他问题。 当一个设计描述完成以后，可以用多种不同的器件结构来实现其功能。 （ 4）易于移植和设计资源共享 由于 VHDL是一种国际标准化的硬件描述语言，对于同一个设计描述，它可以移植到符合相同标准的任意系统或平台上运行。 对于一些较大的通用性硬件电路，目前已经有专门的 IP核出售，因此，能实现设计资源的有偿使用，可大大缩短设计周期，加快设计产品的上市速度。 现场可编程逻辑（ FPGA）器件 引言 FPGA（现场可编程门阵列）与 CPLD（复杂可编程逻辑器件）都是可编程逻辑器件 [11]，它们是在 PAL、 GAL等逻辑器件的基础之上发展起来的。 但 FPGA/CPLD的规模较大，非常适合于对时序、组合等逻辑电路应用场合，它可以替代几十甚至上百块通用 IC芯片。 应用 FPGA/CPLD可以做成一个系统级芯片，它具有可编程性和实现方案容易修改的特点。 现在， CPLD/FPGA等可编程器件已应用在不同的高科技领域，如数字电路设计、微处理系统、 DSP、通信及 ASIC设计等。 由于芯 片内部硬件连接关系的描述的存放，是以EEPROM、 SRAM或 FLASH或外接 EPROM为基础的，设计用户可在可编程门阵列芯片及外围电路保持不动的情况下，通过计算机重新下载或配置设计软件，就能实现一种新的芯片功能。 于是 FPGA/CPLD可编程器件，正得到越来越多的电子设计者的青睐。 FPGA的组成及其应用特点 FPGA 的组成：现场可编程门阵列（ FPGA）是在 PAL和 GAL 等逻辑器件的基础之上发展起来的、可由用户自行定义配置的高密度专用集成电路，结构上主要由三部分组成：可编程逻辑块（ CLBConfigurable Logic Block）、输入 \输出单元（ IOBI\O Block）和可编程连线（ IRInterconnect Resoutce）。 高速和高可靠是 FPGA 最明显的特点，当今的该类可编程器件，其最高工作频率可达百兆级，其时钟延迟可达纳秒级 ,结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。 相比应用单片机的设计系统来说，可以较好地解决诸如 MCU的复位不可靠和 PC 可能跑飞等问题。 CPLD 和 FPGA 的高可靠性还表现在，可形成片上系统，从而大大 缩小了体积，易于管理和屏蔽。 由于 FPGA 的集成规模非常大，因此可借助 HDL 硬件描述语言开发出系统级芯片和产品。 又由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用器件的硬件结构没有关系，所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性，它几乎可用于任何型号和规模的 FPGA 中，从而使得产品设计效率大幅度提高。 FPGA 显著的优势是开发周期短，投资风险小、产品上市速度快，市场适应能力强和硬件升级回旋余地大。 一旦市场对所设计的产品需求量大，则可进行流片设计，形成价格更低廉的 AISC产品。 FPGA 芯片都是比较特殊的 ASIC 芯片，除了具有 SAIC 的特点之外，还具有以下几个优点： （ 1）集成度越来越高：随着超大规模集成电路 VLSI（ Very Large Scale IC）工艺的不断提高，单一芯片内部可以容纳上百万个晶闸管。 FPGA 芯片的规模也越来越大，其单片逻辑门数已达到上百万门，所能实现的功能越来越强，同时还可以实现系统集成。 （ 2）嵌入式存贮技术：在 CPLD/FPGA 内部嵌入一定数量的存贮器。 存贮器的类型有双口 SRAM、 ROM、 FIFO，可用于存贮信号处理的系统，中间结果等。 这对设计电子系统的 智能化功能提供了技术支持。 （ 3）时钟锁定和倍频技术：解决了时钟脉冲延迟和偏斜问题，并使 PLD 内部时钟更高。 单个 16 bit 乘法器的速度可达 100 MHZ 以上，这正是宽带高速实时信号的需要。 CPLD/FPGA 的时钟延迟可达纳秒级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。 （ 4）系统保密性能增强：随着 IP（知识产权）越来越被高度重视，带有 IP 内核的功能块在 ASIC 设计平台上的应用日益广泛。 越来越多的设计人员，采用设计重用，将系统设计模块化，为设计带来了快捷和方便。 并可以使每个 设计人员充分利用软件。 （ 5）开发周期短：用户可以反复的编程、擦除、使用，或者在外围电路不动的情况下，用不同的软件就可以实现不同的功能。 因此，用 FPGA 试制样片，能以最快的速度占领市场。 FPGA 软件包中有各种输入工具、仿真工具、版图设计工具及编程器等全线产品，使电路的、设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。 当电路有少量改动时，更能显示出 FPGA 的优势。 电路设计人员使用 FPGA 进行电路设计时，不需要有专门的 IC（集成电路）深层次的知识。 FPGA 软件易学易用，可以使设计 人员集中精力进行电路设计，快速将产品推向市场。 Altera的 FLEX10 K器件 Altera公司作为目前世界上最大的可编程逻辑器件供应商之一，其产品主要有FLEX10K, FLEX8000, FLEX6000, MAX9000, MAX7000, MAX5000以及 Classic等七大系列，而 FLEX10K系列是 ALTERA 1995年推出的一个新的产品系列，因其规模大且价格便宜，倍受人们关注， Altera的 FLEX10K器件是工业界第一个嵌入式可编程器件，基于可重构的CMOS SRAM单元，这种灵活逻辑单元阵 (Flexible Logic Element Matrix)具有一般门阵列的所有优点。 FLEX1OK系列器件规模从 1万门到 25万门，它无论在密度或者速度上都可以将一定规模的子系统集成到一个芯片上，采用快速可预测连线延时的连续式布线结构，在某种意义上说，是一种将 EPLD和 FPGA优点结合于一体的新型器件。 FLEX10K系列器件在结构上大同小异，它们都包含有四大部分：输入输出单元 IOE、逻辑阵列块 (LAB)、嵌入阵列块 EAB及行、快速通道 (FastTrack)互连。 输入输出单元 (IOE) 每个 IOE包含一个双向 I/O缓冲器和一个输入输出寄存器，可被用作输入输出或双向引脚。 IOE中的输出缓冲器有可调的输出摆率，可根据需要配置成低噪音或高速度模式。 此外每个引脚还可指定为集电极开路输出。 IOE中的时钟、清除、时钟使能和输出使能由称作周边控制总线的 I/O控制信号网络提供。 周边控制总线提供多达 12个周边控制信号并用高速驱动器使穿越器件的信号偏移最小化。 这些信号是可配置的，能提供最多 8个输出使能信号， 6个时钟使能信号， 2个时钟信号和 2个清零信号。 每个周边控制信号可被一专用输入脚驱动，或被特 定行中每个 LAB的第一个 LE驱动。 逻辑阵列块 (LAB) FLEX10K的逻辑阵列块由 8个逻辑单元 (LE)、与 LE相连的进位链和级联链、 LAB控制信号和 LAB局部互连组成。 FLEX10K的 LAB在结构上与 FLEX8000大致相同，不同之处主要体现在输出到快速通道 的互连上，此外构成 LAB的逻辑单元内部结构也有所改进。 每个 LE包含一个 4输入查找表(LUT)，一个具有使能、预置和清零输入端的可编程寄存器，一个进位链和一个级联链。 每个 LE有两个输出，输出可驱动局部互连和快速通道互连。 查找表是一种函数发生器， 能快速计算 M个输入变量的任意函数。 查找表的物理结构是静态存储器 (SRAM)。 M个输入项的逻辑函数可以由一个 2M位容量的 SRAM实现，函数值存放在 SRAM中， SRAM的地址起输入线的作用，地址即输入变量值， SRAM的输出为逻辑函数值，由连线开关实现与其它功能块的连接。 查找表结构的函数功能非常强。 M个输入的查找表可以实现任意一个 M个输入项的组合逻辑函数，这样的函数有 2M个。 用查找表实现逻辑函数时，把对应函数的真值表预先存放在 SRAM中，即可实现相应的函数运算。 FLEX10K LAB中的 LUT是一个 4输入查找表 ，能快速实现 4输入变量的任意函数。 FLEX10K的 LE中的可编程触发器可设置成 D， T ， JK或 RS触发器。 该触发器的时钟(Clock)、清除 (Clear)和置位 (Preset)控制信号可由专用输入引脚、通用 I/O引脚或任何内部逻辑驱动。 对于纯组合逻辑，可旁路 LE中的触发器，将 LUT的输出直接连到 LE的输出端。 输入阵列块 EAB 嵌入式阵列快是一种输入输出端带有寄存器的灵活的 RAM，当实现存储器功能时，每个 EAB提供 2048位，可用来构成 RAM， ROM， FIFO或双端口 RAM。 每个 EAB单独使用时，可配 置成以下几种尺寸之一： 2568 、 5124 、 10242 或 20481。 组。