毕业论文--基于单片机的信号发生器的设计

毕业论文--基于单片机的信号发生器的设计内容摘要：

位序列码到幅度序列码的变换装置， 再经过数 /模转换就可以 生成阶梯波形。 相位序列码到幅度序列码的变换常州工学院电子信息与电气工程学院毕业设计说明书 8 装置就是利用只读存储器 RAM 来完成的。 ④ 数 /模转换器（ DAC） DAC 的作用 是将幅度序列码转换为阶梯波。 DAC 的分辨率会对输出波形的精度产生较大影响 ； DAC的分辨率越高 ,组成正弦波的阶梯数就越多、越密集 ,形状就越接近与正弦波形 ,输出波形的精度 也就越高。 （ 4）滤波和运放模块 滤波模块主要是 利用滤波器的选频特性滤除高频分量， 即可 得到最低频率（基频）的正弦信号。 运放模块是 对正弦波形进一步处理，来得到理想幅值的波形。 图 23 DDS 波形输出 第三章 系统 硬件设计 波形的产生与控制部分由 51 单片机与 DDS 芯片 (AD9850)组成，其中前者作为正弦波，常州工学院电子信息与电气工程学院毕业设计说明书 9 余弦波，方波的合成芯片，后者实现三角波的合成。 用户通过键盘输入的波形参数被 AT89S51接收，并经其处理后将计算出的控制字传送给 AD9850，由其输出可控波形。 主控芯片的选择 简介 AT89C51 是 一 种 带 4K 字 节 闪 烁 可 编 程 可 擦 除 只 读 存 储（ FPEROM— FalshProgrammableandErasableReadOnlyMemory）的低电压，高性能CMOS8 位微处理器，俗称单片机。 单片机的可擦除只读存储器可以反复擦除 100次。 该器件采用 ATMEL 高密度非易失存储器制造技术制造，与工业标准 MCS51指令集和输出管脚相兼容。 由于将多功能 8 位 CPU 和闪烁存储器组合在单个芯片中， ATMEL 的 89C51 是一种高效微控制器。 AT89C51 单片机为很多嵌入式控制 系统提供了一种灵活性高且价廉的方案。 管脚说明 其管脚如图 31所示： 1 .001 .111 .221 .331 .441 .551 .661 .77R S T8P 3 .0 /R X D9P 3 .1 /T X D10P 3 .2 /IN T 011P 3 .3 /IN T 112P 3 .4 /T 013P 3 .5 /T 114P 3 .6 /W R15P 3 .7 /R D16X217X118G N D19V C C20P 0 .021P 0 .122P 0 .223P 0 .324P 0 .425P 0 .526P 0 .627P 0 .728EA29A L E30P S E N31P 2 .732P 2 .633P 2 .534P 2 .435P 2 .336P 2 .237P 2 .138P 2 .039 图 3189C51管脚图 ：供电电压； ：接地； 口： P0口为一个 8 位漏极开路双向 I/O 口，每脚可吸收 8TTL 门电流。 常州工学院电子信息与电气工程学院毕业设计说明书 10 当 P1 口的管脚第一次写 1时，被定义为高阻输入。 P0能够用于外部程序数据存储器，它可以被定义为数据 /地址的低八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 口： P1口是一个内部提供上拉电阻 的 8位双向 I/O 口， P1口缓冲器能接收输出 4TTL 门电流。 P1口管脚写入 1后，被内部上拉为高，可用作输入， P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH编程和校验时， P1 口作为低八位地址接收。 口： P2口为一个内部上拉电阻的 8位双向 I/O口， P2 口缓冲器可接收，输出 4个 TTL 门电流，当 P2 口被写“ 1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器 进行存取时， P2口输出地址的高八位。 在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 口： P3口管脚是 8 个内部带上拉电阻的双向 I/O 口，可接收输出 4个TTL 门电流。 当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3口将输出电流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如表 所示： 引 脚 第 二 功 能 信 号 名 称 RXD 串行数据接收 TXD 串行数据发送 INT0 外部中断 0 请求 INT1 外部中断 1 请求 T0 定时器 /计数器 0 输入 T1 定时器 /计数器 1 输入 WR 外部 RAM 写选通 RD 外部 RAM 读选通 ：复位输入。 当振荡器复位器件时，要保持 RST 脚保持两个机器周期的高电平时间。 ：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低八位 字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器常州工学院电子信息与电气工程学院毕业设计说明书 11 时，将跳过一个 ALE 脉冲。 如想禁止 ALE的输出可在 SFR 的 8EH 地址上置 0。 P3 口同时为闪烁编程和编程校验接收一些控制信号。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 9. /PSEN：外部程序存储器的选通信号。 在由外部程序存储器 取指令期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN信号将不出现。 10./EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 ：反向振荡放大器的输入及内部时钟工作电路的输入。 ：来自反向振荡器的 输出。 最小系统 设计 图 32 AT89C51 最小系统 单片机最小系统是实现单片机工作的基本条件，包括启动单片机工作的电源、时钟和复位电路，在此基础上可以通过单片机的 I/O 口与其不同外围设备相连，实现不同的功能。 1. 时钟电路 时钟电路是计算机的心脏，它控制着计算机的工作节奏。 MCS51单片机允许的时钟频率是因型号而异， 典型值为 12MHz。 MCS51内部都有一个反相放大器， XTAL XTAL2分别为反相放大器输入和输常州工学院电子信息与电气工程学院毕业设计说明书 12 出端，外接定时反馈元件以后就组成振荡器，产生时钟送至单片机内部的各个部件。 AT89C51是属于 CMOS8位微处理器，它的时钟电路在结构上有别于 NMOS型的单片机。 CMOS型单片机内部（如 AT89C51）有一个可 控的负反馈反相放大器，外接晶振（或陶瓷谐振器）和电容组成振荡器。 晶振或陶瓷谐振器，振荡器产生的时钟频 率主要由 SYS参数确定（晶振上标明的频率）； 电容 C1和 C2的作用有两个：其一是使振荡器起振，其二是对振荡器的频率 f起微调作用（ C C2大， f变小）。 本设计选电容为 典型值 30pF，系统时钟频率为 12MHz，晶振电路如图 32所示。 2. 复位电路 计算机在启动运行时都需要复位，使中央处理器 CPU 和系统中的其它部件都处于一个确定的初始状态，并从这个状态开始工作。 另外 ,在单片机工作工程中，如果出现死机时，也必须对单片机进行复位，使其重新开始工作。 51 单片机的复位是由 RESET 引脚来控制的，此引脚与高电平相接超过 24个振荡周期后， 51 单片机即进入芯片内部复位状态，而且一直在此状态下等待，直到 RESET 引脚转为低电平后，才检查 EA 引脚是高电平或低电平，若为高电平则执行芯片内部的程序代码，若为低电平便会执行外部程序。 其中单片机复位方式包括上电自动复位和按键复位两种，本设计中采用按键复位的方式来对AT89C51 进行复位，复位电路如图 32。 AD9850 芯片简介 随着数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技术，即直接数字频率合成（ DDS）技术异军突起。 美国 AD 公司推出的高集成度频率合成 器 AD9850 便是采用 DDS 技术的典型产品之一。 AD9850 采用 CMOS 工艺，其功耗在 左右。 供电时仅为 155mW，扩展工业级温度范围为 40～ 80℃ ，采用 28 脚 SSOP 表面封装形式。 AD9850 的引脚排列如图 33所示 ： 常州工学院电子信息与电气工程学院毕业设计说明书 13 1234567891011121314 1516171819202122232425262728D 3D 2D 1L S B D 0DGNDDVDOW _ CLKFQ UDC L K INAGNDAVDDRSETQOUTQOUTBD 4D 5D 6D 7 M S BDGNDDVDORESETIOU TIOU T BAGNDAVDODACBL ( NC )V INPV INN 图 33 AD9850管脚图 AD9850 引脚功能说明如下： CLKIN：参考时钟的输入。 此时钟输入可以是连续的 CMOS 序列，也可以是经1/2 电源电压偏置的模拟正弦波输入。 RSET： DAC 外部电阻 RSET 连接处。 此电 阻设置了 DAC 输出电流的幅值，在 一般情况下 Iout=3mA。 AGND：模拟电路地。 DGND：数字电路地。 DVDD：数字电路电源。 AVDD：模拟电路电源。 W_CLK：控制字输入时钟。 此时钟用来控制并行或串行输入频率 /相位控制字。 FQ_UD：频率更新时钟。 在此时钟的上升沿， DDS 将刷新已输入到数据输入寄存器中的频率 (或相位 )字，使输入数据寄存器归零。 D0D7： 8bit 数据输入端。 这是一个用于重复输人 32bit 频率和 8bit 相位 /控制字的 8bit 数据输入端口， D7 是最高位， D0 是最低位，它还是 40bit 串行数据输入端口。 常州工学院电子信息与电气工程学院毕业设计说明书 14 RESET：重新设置。 这是整片的重新设置功能，即当此脚置为高电平时，它清除 (除输入寄存器 )所有寄存器中的数据 [5]。 复位（ RESET ）信号为高电平有效，且脉冲宽度不小于 5 个参考时钟周期。 AD9850 的参考时钟频率一般远高于单片机的时钟频率，因此 AD9850 的复位（ RESET ）端可与单片机的复位端直接相连。 IOUT： DAC 的模拟电源输出。 IOUTB： DAC 的互补模拟输出。 DACBL： DAC 基准线，是 DAC基准电压参考。 VINP：不转换电平输入，是比较器的同相输入。 VINN：转换电平输入，是比较器的反相输入。 QOUT：输出为真，是比较器的真正输出。 QOUTB：输出为补充，是比较器的补充输出。 AD9850 组成原理及内部结构 AD9850 的组成 如 图 34 中层虚线内是一个完整的可编程 DDS 系统，外层虚线内包含了 AD9850 主要组成部分。 图 35 为其 内部结构框图。 微控制器相位控制字频率控制字相位累加器相位寄存器正弦查询表比较器DAC LPF方波输出正弦波输出图 33 AD9850组成原理 常州工学院电子信息与电气工程学院毕业设计说明书 15 32 位频率控制字相位控制字频率 / 相位数据寄存器数据输入寄存器并行输入高速 DDS 10 位DAC参考时钟输入主复位频率更新及数据寄存器复位字装入时钟1 位 * 4 0 串行输入8 位 * 5 并行输入比较器CLOCK O U TCLOCK O U TB模拟输入模拟输出D A C R ESETAD 9850频率 , 相位。