毕业设计---基于fpga的fir数字低通滤波器的设计

毕业设计---基于fpga的fir数字低通滤波器的设计内容摘要：

aspects in the same with the development of PLD device and EDA technology, more and more electrical engineers use FPGA to implement FIR Filter, as it not only meet the realtime requirement, but also has some flexibility. This design uses MATLAB / Simulink / DSP Builder to design a FIR Digital Filter . Firstly according to the index of the filter, MATLAB /Toolboxes / Filter Design / Filter Design amp。 Analysis Tool(FDATool) is used to design the filter . Then according to practical requirement derive and quantify the coefficient . Use the Simulink Library and the DSP Builder Library to establish design model and simulate in the Simulink. Key words: FPGA， FIR low pass Filter , DSP Builder , Simulink 毕业设计（论文） 1 1 绪论 课题的目的和意义 在当今的生活中，身边的工程技术领域越来越受到关注。 其中的通信领域所涉及到的各种信号更是重中之重。 如何在较强的背景的噪声下和干扰的信号下有效提炼出真正的有用信号并将其真正运用到实际的工程中，这正是信号处理要解决的问题。 上世纪 60 年代，数字信号处理在理论层上发展迅猛。 其体系和框架逐渐成熟，如今，数字信号处理已经成为一门完整的学科。 其 涉及 到 许多学科而又广泛应用于许多领域 ， 20 世纪 60 年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。 数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。 而数字滤波器在这门学科中占有很重要的地位。 数字滤波器是一个 离散时间系统 （按预定的算法，将输入 离散时间信号 要求的输出离散时间信号的转换为所特定功能装置）。 应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。 数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即 1/2抽样频率点呈 镜像 对称。 为得到模拟信号，数字滤波器处理的输出数字信号须经数模转换 、平滑。 数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。 数字滤波器在 语言信号处理 、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。 它涉及到的领域很广，如通信系统，系统控制，生物医学工程，机械振动，遥感遥测，地质勘探 ，故障检测，电力系统，航空航天，自动化仪器等。 数字滤波器的好坏对相关的众多工程技术领域影响很大，一个好的数字滤波器会有效的推动众多的工程技术领域改造和学科发展。 所以对数字滤波器的工作原理，硬件结构和实现方法进行研究具有一定的意义。 毕业设计（论文） 2 FPGA（ Field－ Programmable Gate Array） ，即现场可编程门阵列，它是在 PAL、GAL、 CPLD 等可编程器件的基础上进一步发展的产物。 它是作为专用集成电路（ ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数 有限的缺点。 FPGA 采用了逻辑单元阵列 LCA（ Logic Cell Array） 这样一个概念，内部包括可配置逻辑模块 CLB（ Configurable Logic Block） 、输出输入模块 IOB（ Input Output Block） 和内部连线 （ Interconnect） 三个部分。 现场可编程门阵列 （ FPGA）是可编程器件。 与传统逻辑电路和门阵列（如 PAL， GAL及 CPLD 器件）相比，FPGA 具有不同的结构， FPGA 利用小型查找表（ 161RAM）来实现组合逻辑，每个查找表连接到一个 D 触发器的输入端，触发 器再来驱动其他逻辑电路或驱动 I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到 I/O 模块。 FPGA 的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与 I/O 间的联接方式 ,并最终决定了 FPGA 所能实现的功能 , FPGA 允许无限次的编程 . FPGA 技术的发展及应用 FPGA 正处于高速发展时期，新型芯片的规模越大，成本也越来越低，低端的 FPGA已逐步取代了传统的数字元件， 高端的 FPGA将会成为今后竞争的主流。 自 1985 年问世以来， FPGA 从集成电路与系统家族一个不起眼的小角色逐渐成为电子设计领域的重要器件。 它极大地提高了设计灵活性并缩短了产品上市时间，在通信、工业控制、航空领域中广泛应用。 FPGA 行业集中度很高，几家美国公司掌握着行业的 “制空权 ”。 特别是在航空航天及军工等特殊领域，美国等少数国家对先进的技术保持封锁。 因此，发展国内 FPGA 产业不是要不要的问题，而是怎么发展的问题。 国内 IC 企业介入FPGA 的时间并不长，多数公司还处于学习阶段。 Altera 公司和 Xilinx 公司为代表的 FPGA 厂商，除了在 FPGA 产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点也不逊色于专业的 EDA 厂商，所以从这个角度来说， FPGA 厂商也是 EDA 毕业设计（论文） 3 公司。 这里的代表性产品就是 Altera 公司的 Quartus II 开发软件和 Xilinx 公司的ISE 开发软件。 Altera 的 FPGA 开发工具已经经历了四代。 从最初的基于 DOS 的 A+Plus，发展到 Max+Plus， 1991 年推出基于 Windows 的开发工具 Max+Plus II。 Max+Plus II 在 FPGA 设计工具里是一个划时代的产品，它提供了一种与结构无关的图形化设计环境，功能强大，使用方便。 设计者无须精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入工具（如原理图或者 HDL 语言）把自己的设计输入到计算机中， Max+Plus II 就会自动把这些设计转换成最终结构所需的格式，用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接满足特定设计需要，在 FPGA 和 CPLD 设计各个阶 段都提供了工具支持，并为可编程片上系统 (SOPC)提供全面的设计环境，是一个系统级的高效的 EDA 设计工具。 而且，随着器件结构和性能的不断提高，器件集成度的不断扩大， Altera 始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持着一年一个新版本的更新进度。 FPGA 软件设计工具 Quartus II Altera 公司和 Xilinx 公司为代表的 FPGA 厂商，除了在 FPGA 产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点都不逊色于专业的 EDA 厂商 ，所以从这个角度来说， FPGA 厂商也是 EDA公司。 这里的代表性产品就是 Altera 公司的 Quartus II 开发软件和 Xilinx 公司的ISE 开发软件。 Altera 的 FPGA 开发工具已经经历了四代。 从最初的基于 DOS 的 A+Plus，发展到 Max+Plus， 1991 年推出基于 Windows 的开发工具 Max+Plus II。 Max+Plus II 在 FPGA 设计工具里是一个划时代的产品，它提供了一种和结构无关的图形化的设计环境，功能强大，使用方便。 设计者无需精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入 工具（如原理图或者 HDL 语言）把自己的设计输入到计算机中， Max+Plus II 就会自动把这些设计转换成最终结构所需的格式， 毕业设计（论文） 4 用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接满足特定的设计需要，在 FPGA 和 CPLD 设计各个阶段都提供了工具支持，并为可编程片上系统（ SOPC）提供全面的设计环境，是一个系统级的高效的 EDA 设计工具。 而且，随着器件结构和性能的不断提高，器件 集成度的不断扩大， Altera 始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持这一年一个新版本的更新进度。 Altera 公司的 Quartus II 软件是一种集编辑，编译，综合，布局布线，仿真与器件编程于一体的集成设计环境。 Quartus II 软件支持基于 VHDL 与 Verilog HDL等硬件描述语言的设计和基于图形的设计，内部嵌有 VHDL和 Verilong HDL的逻辑综合器，也支持利用第三方的综合工具进行逻辑综合。 进行设计仿真时，既可以利用 Quartus II 软件自己的仿真工具，也 可以利用如 ModelSim 等第三方仿真工具。 Quartus II 软件除了进行基于 FPGA 的一般的数字系统开发外。 还可以与 MATLAB 和 DSP Builder 结合，进行基于 FPGA 的 DSP 系统开发；使用内嵌的 SOPC Builder 设计工具，配合 Nios II IDE 集成开发环境，进行基于 Nios II软核处理器的嵌入式系统开发。 Quartus II 软件的设计流程遵循典型的 FPGA 设计流程，包括设计输入，综合，布局布线，时序分析，仿真验证，编程配置等设计步骤，以及与布局布线有关的功耗分析，调试，工程更改管 理，与时序分析和仿真验证有关的时序逼近。 毕业设计（论文） 5 2 FIR 数字滤波器的理论研究及分析 数字滤波器的理论基础 数字滤波器是 通过对数字信号的运算处理，改变信号频谱，完成滤波作用的算法或装置。 数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。 数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。 数字滤波器一词出现在 60 年代中期。 由于电子计算机技术和 大规模集成电路 的发展，数字滤波器已可用计算机软件实现，也可用大规模集成数字硬件实时实现。 数字滤波器是一个 离散时间系统 （按预定的算法，将输入 离散时间信号 转换为 所 要求的输出离散时间信号的特定功能装置）。 应用数字滤波 器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。 数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即 1/2 抽样频率点呈 镜像 对称。 为得到模拟信号，数字滤波器处理的输出数字信号须经 数模转换 、平滑。 数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。 数字滤波器在 语言信号处理 、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。 数字滤波器有低通、高通、带通、带阻和全通等类型。 它可以是时不变的或时变的、因果的或非因果的、线性的或非线性的。 应用最广的是线性、时不变数字滤波器，以及 FIR 滤波器。 数字滤波器的分类 数字滤波器有低通、高通、带通、带阻和全通等类型。 它可以是时不变的或时变的、因果的或非因果的、线性的或非线性的。 应用最广的是线性、时不变数字滤波器，以及 FIR 滤波器。 FIR 滤波器：有限长单位冲激响应滤波器，是 数字信号处理 系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位 毕业设计（论文） 6 抽样响应是有限长的，因而滤波器是稳定的系统。 鉴于 IIR 数字滤波器最大缺点 ：不易做成线性相位，而现代图像、语声、数据通信对线性相位的要求是普遍的。 因此， FIR 滤波器在通信、图像处理、 模式识别 等领域都有着广泛的应用。 FIR 数字滤波器的设计方法 FIR 滤波器设计方法以直接 逼近 所需离散时间系统的频率响应为基础。 设计方法过去。