毕业论文:基于fpga的热电偶温度巡检仪的设计内容摘要:
仿真,仿真文件中已包含器件硬件特性参数,因而,仿真精度高。 但时序仿真的仿真文件必须来自针对具体器件的综合器与适配器。 编程下载 把适配后生成的文件或配置文件,通过编程器或编程电缆向 FPGA 或 CPLD 下载,内蒙古科技大学毕业设计说明书 (毕业论文 ) 8 以便进行硬件调试和验证。 FPGA 与 CPLD 的辨别和分类主要是根据其结构特点和工作原理。 通常的分类方法是: ( 1) 将以乘积项结构方式构成逻辑行为的器件称为 CPLD, 如 Lattice 的 ispLSI系列 、 Xilinx 的 XC9500 系列、 Altera 的 MAX7000S 系列和 Lattice(原 Vantis)的 Mach系列等。 ( 2) 将以查表法结构方式构成逻辑行为的器 件称为 FPGA, 如 Xilinx 的SPARTAN 系列、 Altera 的 FLEX10K 或 ACEX1K 系列等。 硬件测试 最后是将含有载入了设计的 FPGA 或 CPLD 的硬件系统进行统一测试,以便最终验证设计项目在目标系统上的设计工作情况,以排除错误,改进设计。 VHDL 硬件描述语言介绍 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language, 诞生于 1982 年。 1987 年底 , VHDL 被 IEEE(The Institute of Electricaland Electronics Engineers)和美国国防部确认为标准硬件描述语言。 自 IEEE 公布了 VHDL 的标准版本 (IEEE1076)之后 , 各 EDA公司相继推出了自己的 VHDL设计环境。 此后 , VHDL在电子设计领域受到了广泛的接受 , 并逐步取代了原有的非标准 HDL。 1993 年 , IEEE对 VHDL 进行了修订 , 从更高的抽象层次和系统描述能力上扩展 VHDL 的内容 , 公布了新版本的 VHDL, 即 IEEE 标准的 10761993 版本。 现在 , VHDL 和 Verilog 作为 IEEE的工业标准硬件描述语言 , 又得到众多 EDA 公司的支持 , 在电子工程领域 , 它已成为事实上的通用硬件描述语言。 有专家认为 ,在新的世纪中 , VHDL 与 Verilog 语言将承担起几乎全部的数字系统设计任务。 VHDL 主要用于描述数字系统的结构、行为、功能和接口。 与其它的 HDL 相比 , VHDL 具有更强的行为描述能力 , 从而决定了它成为系统设计领域最佳的硬件描述语言。 强大的行为描述能力是避开具体的器件结构 , 从逻辑行为上描述和设计大规模电子系统的重要保证。 就目前流行的 EDA 工具和 VHDL 综合器而言 , 将基于抽象的行为描述风格的 VHDL 程序综合成为具体的 FPGA 和 CPLD 等目内蒙古科技大学毕业设计说明书 (毕业论文 ) 9 标器件的网表文件已不成问题。 第三章 温度巡检仪总体方案设计 基于单片机的温度巡检仪 方案一: 根据目前智能仪表的一般特点 , 系统的原理结构框图如图 所示。 1 P T 1 0 0恒流源及信号切换仪用放大程控偏置放大A / D转 换单 片 机键 盘 / 显 示存 储 电 路通 信 电 路报 警 输 出电 源 电 路2 P T 1 0 07 P T 1 0 03 P T 1 0 04 P T 1 0 05 P T 1 0 06 P T 1 0 08 P T 1 0 0 图 温度巡检仪原理结构图 从图 可知系统主要包括构成智能测量系统核心的微处理器、检测温度的敏感元件 — 热电阻式温度传感器 Pt100、信号的采集电路 — 恒流源电路、信号的切换及偏置放内蒙古科技大学毕业设计说明书 (毕业论文 ) 10 大电路、 A/D 转换电路、显示输出 电路、通信电路、存储电路以及电源电路。 信号的切换是为本系统多路要求而设置的 , 程控偏置的原因是考虑温度测量的范围较宽 , 如果不加该级电路会造成整个测量系统分辨力不高而降低测量精度。 方案二: 巡检系统 如图 所示, 主要由微控制芯片 AT89C2051 和数字温度传感器 DS18B20构成。 1 2 M 晶 振A T 8 9 C 2 0 5 1D S 1 8 B 2 0复 位 电 路数 码 管 显 示D S 1 8 B 2 0报 警 电 路V c c4 . 7 k1 N 图 多点温度巡检系统 测温部分的电路 比较 简单 , 温度信号由数字温度传感器 DS18B20 采集 , 在其内部直接完成 A/D 转换 , 通过单总线输出数字信号送入 AT89C2051 进行处理。 通过对外界温度进行测量 , 主要完成数据的采集、处理、显示、报警等功能。 DS18B20 的供电方式为外部电源。 当 DS18B20 处在存储器操作和温度 A/D 变换操作时 , 总线上必须有强的上拉。 为保证在有效的 DS18B20 时钟周期内提供足够的电流 , 在电源线与信号线之间加上一个 的上拉电阻。 多点温度巡检系统原理图如图 所示。 在系统安装及工作之前必须将主机逐个与 DS18B20 挂接 , 从激光 ROM 中读出其序列号 , 然后分别赋予在系统中的编号 1~N。 其工作过程为 : 主机发出一个脉冲 , 待“ 0”电平大于 480us 后 , 复位 DS18B20,在 DS18B20 所发响应脉冲由主机接收后 , 主机再发读 ROM 命令代码 33H, 然后发一个脉冲 (≥ 15us), 并接着读取 DS18B20 序列号的一位。 用同样的方法读取序列号的 56 位。 系统软件设计采用模块化设计 , 程序采用汇编语言编程 , 系统功能由复位子程序、读 /写子程序、温度转换子程序、显示子程序、报警子程序等来完成。 内蒙古科技大学毕业设计说明书 (毕业论文 ) 11 基于虚拟仪器的温度巡检仪 如图 所示,此系统是基于 AT89S51 为主机,它相当于一般用于数据采集卡系统中的数据采集卡,两个数字式单总线传感器 DS18B20 从器件,替换 了传统的温度传感器,构建一个四 路温度的巡回测量功能,温度值通过 四 个四位数码管显示,并通过 RS232接口将温度数据送上位机处理,利用上位机软件 LabVIEW 完成了数据采集、显示、分析及处理,从而构建了一个四 路温度测量系统,该系统采用单片机替代了价格昂贵的数据采集板卡实现了对温度的采集与测量。 D S 1 8 B 2 0D S 1 8 B 2 0A T 8 9 S 5 1L E D 1L E D 4L a b V I E WP C........ 图 多路温度巡回检测系统框图 总体方案选择与设计 本设计选择了基于 FPGA 的两种方案。 方案一: 如图 所示 ,此总体方案基于 LPM_ROM 设计而成。 内蒙古科技大学毕业设计说明书 (毕业论文 ) 12 c r y s t a lx 0x 1x 2x 3y 0y 1y 2y 3XYXYT +T O ED A T AS T A R TA D O ED A T AA D S T A R TA D C L KO U T _ D A T AD A T AD I S P L A YD I S P L A YD I S P L A YC L KL P M _ R O MA / D ( 0 8 0 9 )A D C 0 8 0 9C D 4 0 5 2F P G A ( E P F 7 1 2 8 S )L E D D r v i e rL E D 1L E D 2L E D 3放 大电 路C D 4 0 5 2D I S P L A YL E D 3A D C 0 8 0 9AI N 图 总体 方框图 从图 可知 , 系统主要包括 FPGA 芯片 、检测温度的 热电偶 温度传感器、 多路选择 芯片 CD405信号放大电路、 A/D 转换电路、显示输出电路及键盘电路。 此设计 是对 四路温度 巡检 ,将采集信号送入 多路选择器件 CD4052(可进行信号切换), 经冷端补偿后的信号与测量端信号 经过放大电路将模拟信号放大,经 A/D 转换后送入芯片 ,最终显示。 冷端温度补偿采用 电桥补偿 电路。 方案二: 如图 所示 ,此总体方案主要基于 MAX6675 芯片设计而成。 c r y s t a lx 0x 1x 2x 3y 0y 1y 2y 3XYXYT +T S C KS OC SA D S C KD A T AA D C SA D C L KO U T _ D A T AS t r i n g i n t oP a r a l l e l o u tC L KI ND I S P L A YD I S P L A YD I S P L A YS E R D E SA / D ( M A X 6 6 7 5 )M A X 6 6 7 5C D 4 0 5 2F P G A ( F L E X 1 0 K )L E D D r v i e rL E D 1L E D 2L E D 3C D 4 0 5 2 图 总体 方框图 内蒙古科技大学毕业设计说明书 (毕业论文 ) 13 由 图 可知 系统主要包括 FPGA 芯片 、检测温度的 热电偶 温度传感器、 集成片MAX6675 及显示输出。 此设计 是对 四路温度 进行巡回检测 , 经四路选择器 CD4052 将采集信号送入 集成芯片 MAX6675 进行信号放大、冷端补偿、线性化等处理 ,最终显示。 第四章 总体设计方案介绍 基于 LPM_ROM 的热电偶温度巡检仪的设计 系统硬件设计 1. 热电偶 热电偶作为一种主要的测温元件,具 有结构简单、制造容易、使用方便、测温范围宽、测温精度高等特点。 常用热电偶可分为标准热电偶和非标准热电偶两大类。 所 谓 标准热电偶是指国家标准规定了其热电势与温度的关系、允许误差、并有统一的标准分度表的热电偶,它有与其配套的显示仪表可供选用。 非标准化热电偶在使用范围或数量级上均不及标准化热电偶,一般也没有统一的分度表,主要用于某些特殊场合的测量。 我国从 1988 年 1 月 1 日起,热电偶和热电阻全部按 IEC 国际标准生产,并指定 S、B、 E、 K、 R、 J、 T 七种标准化热电偶为我国统一设计型热电偶。 为了保证热电偶可靠、稳定地 工作,对它的结构要求如下: ( 1) 组成热电偶的两个热电极的焊接必须牢固; 内蒙古科技大学毕业设计说明书 (毕业论文 ) 14 ( 2) 两个热电极彼此之间应很好地绝缘,以防短路; ( 3) 补偿导线与热电偶自由端的连接要方便可靠; ( 4) 保护套管应能保证热电极与有害介质充分隔离 ; 将热电偶应用在基于 FPGA 系统领域时,却存在着以下几方面的问题 : ( 1) 非线性:热电偶输出热电势与温度之间的关系为非线性关系,因此在应用时必须进行线性化处理。 ( 2) 冷 端 补偿:热电偶输出的热电势为冷端保持为 0℃ 时与测量端的电势差值,而在实际应用中冷端的温度是随着环境温度而变化的,故需进行冷 端补偿。 ( 3) 数字化输出:与 FPGA 系统接口必然要采用数字化输出及数字化接口,而作为模拟小信号测温元件的热电偶显然 无 法直接满足这个要求。 此次设计用到 K 型热电偶,即 镍铬镍硅热电偶。 在热电偶回路中接入第三种金属材料时,只要该材料两个节点的温度相同,热电偶所产生的热电势将保持不便,即不受第三种金属接入回路中的影响。 因此,在热电偶测温时,可接入测量仪表,测得热电势后,即可知道被测介质的温度。 镍铬镍硅热电偶 ( K 型)是一种使用十分广泛的贱金属热点偶,热电丝直径一般为~。 由于热电极材料具有较好的高 温抗氧化性,可在氧化性或中性介质中长时间地测量 900℃以下的温度。 K 型热电偶具有复现性好,产生的热电 势大,而且线性好,价格便宜等优点;虽然测量精度偏低,但完全能满足一般工业测量要求。 这种热点偶的主要缺点是如果用于还原性介质中,热电极会很快受到腐蚀,在此情况下,只能用于测量 500℃以下的温度。 2. 多路选择开关( CD4052) 双四路模拟开关 CD4052 的引脚功能如 图 所示。 CD4052 相当于一个双刀四掷开关 ,具体接通哪一 条 通道 ,由输入地址码 AB 来决定。 其真值表见表。 内蒙古科技大学毕业设计说明书 (毕业论文 ) 15 CD4052XYAB INHXYVDDVEEVSSX0X1X2X3Y0Y1Y2Y3 图 CD4052。毕业论文:基于fpga的热电偶温度巡检仪的设计
相关推荐
1、新两优 821(原名:新华 S/821)品种审定编号:桂审稻 2004011 号选育单位:安徽荃银农业高科技研究所品种来源:新华 S821山县种子公司特征特性:该品种属籼型两系杂交水稻,在桂中、桂北作早稻种植全生育期116122 天,与对照粤香占相仿;作晚稻种植全生育期 102115 天,比对照中优 838 早熟 4 天左右。 株型适中,叶色淡绿,叶姿稍披,抗倒性好,较难落粒。
1、十优玉 1 号审定编号:桂审稻 2007006 号品种名称:十优玉 1 号选育者:李福忠、黄民波、谢熙明品种来源:十优 A玉恢 1 号,玉恢 1 号是桂 99 变异株系选。 特征特性:该品种属感温型三系杂交水稻,桂南、桂中早稻种植,全生育期125 天左右,比对照七桂占迟熟 4 天;桂中、桂北晚稻种植,全生育期 113 天左右,比对照中优 838 迟熟 45 天。 主要农艺性状(平均值)表现
bbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbagraphFoLineSpacingLinesToPointsSelectionParagraphFormatLineSpacingLinesToPointse11111111111111111111111111111111lectionParagraphFormatLineSpacingLinesToPointsSel
1、使用除草剂灭除杂草植株和浇粒谷幼苗、摧枯稻桩,灌水并施肥沤田,待水层自然落干或排浅水后,将塑盘秧或纸筒秧抛栽到大田中的一项新的水稻耕作栽培技术。 现将晚造免耕抛秧的关键技术介绍如下:、免耕稻田的选择免耕抛秧宜在水源充足、排灌方便、田面平整、耕层深厚、保水保肥能力好的稻田进行,易旱田和浅、瘦、漏的砂质浅脚田不适宜作免耕田。 低洼田、山坑田、冷浸田
Tab[hour10] TimeTab[1] Tab[hour10] TimeTab[2] Tab[minute10] TimeTab[3] Tab[minute10] if flag 1 TimeTab1[0] Tab[h10] TimeTab1[1] Tab[h10] TimeTab1[2] Tab[m10] TimeTab1[3] Tab[m10] if flag 2