智能充电器毕业论文---基于89c51的智能电池充电器的设计

智能充电器毕业论文---基于89c51的智能电池充电器的设计内容摘要：

94 还具有限压作用，可以很好地保护电池。 缺点： 硬件的价格比较贵。 TL494 的使用在带来以上优点的同时，增加了产品的成本，可以采用 LM358 或 LM393 的方式进行克服。 涓流控制简单，并且是脉动的。 电池充电结束后，一 般采用涓流充电的方式对电池维护充电，以克服电池的自放电效应带来的容量损耗。 单片机的普通 I/O 控制端口无法实现 PWM 端口的功能，即使可以用软件模拟的方法实现简单的 PWM 功能，但由于单片机工作的实时性要求，其软件模拟的 PWM 频率也比较低，所以最终采用的还是脉冲充电的方式，例如在 10%的时间是充电的，在另外 90%时间内不进行充电 ,这样对充满电的电池的冲击较小。 单片机 PWM 控制端口与硬件 PWM 融合 对于单纯硬件 PWM 的涓流充电的脉动问题，可以采用具有 PWM 端口的单片机，再结合外部 PWM 芯片即可解决涓流的 脉动性。 在充电过程中可以这样控制充电电流：采用恒流大电流快速充电时，可以把单片机的 PWM 输出全部为高电平（ PWM 控制芯片高电平使能）或低电平（ PWM 控制芯片低电平使能）；当进行涓流充电时，可以把单片机的 PWM 控制端口输出 PWM 信号，然后通过测试电流采样电阻上的压降来调整 PWM的占空比，直到符合要求为止。 89C51 与 ADC0809 的接口设计 用单片机控制 ADC 时，多数采用查询和中断控制两种方法。 查询法是在单片机把启动命令送到 ADC 之后，执行别的程序，同时对 ADC 的状态进行查询，以检查 ADC变 换是否已经结束，则读入转换完毕的数据。 中断控制法是在启动信号达到 ADC 之后，单片机执行别的程序。 当 ADC 变换结束并向单片机发出中断请求信号时，单片 7 机相应次中断请求，进入中断 服务程序。 读入转换数据，并进行必要的数据处理，然后返回到原程序 ,这种方法单片机无需进行转换时间的管理 ,CPU 效率高，所以特别适合于变换时间较长的 ADC [5]。 本章小结 本章主要介绍智能电池充电器的原理和相关的技术， PWM 脉宽控制技术和其分类， 89C51 与 ADC0809 的接口技术。 8 2 硬件设计 89C51 及特点概述 AT89C51 是一种带 4K 字节闪烁可编程可擦除只读存储器（ FPEROM— Falsh Programmable and Erasable Read Only Memory）的低电压，高性能 CMOS8 位微处理器，俗称单片机 ，如图 21 所示。 AT89C2051 是一种带 2K 字节闪烁可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 100 次。 该器件采用 ATMEL 高密度非易失存储 器制造技术制造，与工业标准的 MCS51 指令集和输出管脚相兼容。 由于将多功能 8位 CPU 和闪烁存储器组合在单个芯片中， ATMEL的 AT89C51是一种高效微控制器， AT89C2051 是它的一种精简版本。 AT89C 单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案 [6]。 主要特性 （ 1） 与 MCS51 兼容 （ 2） 4K 字节可编程闪烁存储器 （ 3） 寿命： 1000 写 /擦循环 （ 4） 数据保留时间： 10年 （ 5） 全静态工作： 0Hz24Hz （ 6） 三级程序存储器锁定 （ 7） 128*8 位内部 RAM （ 8） 32 可编程 I/O 线 （ 9） 两个 16 位定时器 /计数器 （ 10） 5 个中断源 （ 11） 可编程串行通道 （ 12） 低功耗的闲置和掉电模式 （ 13） 片内振荡器和时钟电路 管脚说明 VCC：供电电压。 GND：接地。 9 P0口： P0 口为一个 8位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地 址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH进行校验时， P0 输出原码，此时 P0外部必须被拉高。 P1口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时，P1口作为第八位地址接收。 P2口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出4个 TTL 门电流，当 P2 口被写“ 1”时，其管 脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3口： P3 口管脚是 8个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 P3口也可作为 AT89C51 的一些特殊功能口，如下所示： 口管脚 备选功能 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） 10 P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部 输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX，MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 振荡器特性 XTAL1 和 XTAL2 分别为反向放大器的输入和输出。 该反向放大器可以配置为片内振荡器。 石晶振荡和陶瓷振荡均可采用。 如采用外部时钟源驱动器件， XTAL2 应不接。 有余 输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 芯片擦除 整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持 ALE管脚处于低电平 10ms 来完成。 在芯片擦操作中，代码阵列全被写“ 1”且在任何非空存储字节被重复编程以前，该操作必须被执行。 11 此外， AT89C51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。 在闲置模式下， CPU 停止工作。 但 RAM，定时器，计数器，串口和中 断系统仍在工作。 在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止 [6]。 结构特点 （ 1） 8 位 CPU （ 2） 片内振荡器和时钟电路 （ 3） 32 根 I/O 线 （ 4） 外部存贮器寻址范围 ROM、 RAM64K （ 5） 2 个 16 位的定时器 /计数器 （ 6） 5 个中断源，两个中断优先级 （ 7） 全双工串行口 （ 8） 布尔处理器 图 21 89C51芯片 12 ADC0809 及特点概述 主要 特性 （ 1） 8 路 8 位 A／ D转换器，即分辨率 8 位 （ 2） 具有转换起停控制端 （ 3） 转换时间为 100μ s （ 4） 单个＋ 5V电源供电 （ 5）。