基于单片机的信号源设计

基于单片机的信号源设计内容摘要：

P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些 特殊功能口，如下表所示：管脚备选功能， P3 口同时为闪烁编程和编程校验接收一些控制信号。 兼容 MCS51指令系统 4k 可反复擦写 (1000 次） ISP Flash ROM 32 个双向 I/O 口 工作电压 2 个 16 位可编程定时 /计数器 时钟频率 033MHz 全双工 UART 串行中断口线 128x8bit 内部 RAM 5 个中断源 低功耗空闲和省电模式 中断唤醒省电模式 3级加密位 看门狗（ WDT）电路 软件设置空闲和省 电功能 灵活的 ISP 字节和分页编程 双数据寄存器指针 基于单片机的信号源设计 4 表 22 P3 个口线与第二功能表 RST：复位输入。 当振荡器复位器件时 ，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部 执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输 入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 3．振荡器特性： XTAL1 和 XTAL2 分别为反向放大器的输入和输出。 该反向放大器可以配置为片内振荡器。 石晶振荡和陶瓷振荡均可采用。 如采用外部时钟源驱动器件， XTAL2 应不接。 有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 4．芯片擦除： 整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持 ALE口线 替代的第 2功能 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0外部输入） T1（记时器 1外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） 基于单片机的信号源设计 5 管脚处于低电平 10ms 来完成。 在芯片擦 操作中，代码阵列全被写“ 1”且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外， AT89C51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。 在闲置模式下， CPU 停止工作。 但 RAM，定时器，计数器，串口和中断系统仍在工作。 在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 D/A 转换 芯片 DAC0832 是采用 CMOS 工艺制成的单片直流输出型 8 位 D/A 转换器。 主要由两个 8位寄存器（输入寄存器和 DAC寄存器）和一个 8位 D/A 转换器组成。 常用八位的 D/A 转换器 DAC0832 内部结构资料 :芯片内有两级输入寄存器，使DAC0832 具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要 (如要求多路 D/A异步输入、同步转换等 )。 D/A 转换结果采用电流形式输出。 要是需要相应的模拟信号，可通过一个高输入阻抗的线性运算放大器实现这个供功能。 运放的反馈电阻可通过 RFB端引用片内固有电阻，还可以外接。 该片逻辑输入满足 TTL 电压电平范围，可直接与 TTL 电路或微机电路相接，下面是芯片电路原理图 DAC0832 引脚图和内部结构电路图 输入数据4 713 16数据锁存 ILE19片选 CS121817写入 {WR1WR2传送控制XFER 8位 输入寄存器 8位 D AC寄存器 8位 D /A寄存器LE LEamp。 81211932010U R EF参考电压I o u t1I o u t2 }输出R FB反馈电阻AGNDVCCD GNDamp。 amp。 CS 12345 67891020191817161514131211WR1AG NDDI 0U R EFR FBDG NDDI 1DI 2DI 3U CCILEWR2XF ERI OU T1I OU T2DI 5DI 6DI 7DI 4注： LE =1时，寄 存器有输出； LE =0时，寄存 器输入数据被锁存 图 22 DAC0832 的引脚图和内部结构图 各 引脚功能： 1) D0～ D7：数字信号输入端。 2) ILE：输入寄存器允许，高电平有效。 3) CS：片选信号，低电平有效。 4) WR1：写信号 1，低电平有效。 5) XFER：传送控制信号，低电平有效。 基于单片机的信号源设计 6 6) WR2：写信号 2，低电平有效。 7) IOUT IOUT2： DAC 电流输出端。 8) Rfb：是集成在片内的外接运放的反馈电阻。 9) Vref：基准电压输入线（ 10～ 10V）。 10) Vcc：工作电源（ +5～ +15V）。 11) AGND：模拟地 NGND：数字地 D/A 转换芯片输入时数字量，输出为模拟量。 模拟信号很容易收到电源和数字信号等干扰二引起波动。 为提高稳定性和减小误差，一般把数字地和模拟地分开。 DAC0832 采用二次缓冲方式。 这样可以在输出的同时，采集下一个数据，从而提高转换速度，更重要的是能够在多个转换器同时工作时，实现多通道 D/A 的同步转换输出。 ： 1) 分辨率为 8位。 2) 只需在满量程下调整其线性度。 3) 可与所有的单片机或微处理器直接接口，需要时也可与微处理器连接而单独使用。 4) 电流稳定 时间为 1us。 5) 可双缓冲、单缓冲或直通数据输入。 6) 功耗低，约为 200mW。 7) 逻辑电平输入与 TTL 兼容。 8) 单电源供电（ +5～ +15V）。 显示部分芯片 74HC138 对数码管实现位选 74HC138 为 3 线－ 8 线译码器，其工作原理如下： 当一个选通端（ G1）为高电平，另两个选通端（ /(G2A)和 /(G2B)）为低电平时，可将地址端（ A、 B、 C）的二进制编码在一个对应的输出端以低电平译出。 74LS138 功能：利用 G /(G2A)和 /(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138 还可作数据分配器。 图 33 74HC138 的引脚结构 3 线 8 线译码器 74LS138 的 功能 1122334455667788D DC CB BA AT itleN um be r R e vi s ionS iz eA3D a te : 2020 4 13 S he e t of F ile : H :\毕业设计原理图 .S C H D O C D r a w n B y :A1B2C3G 2A4G 2B5G16Y77Y69Y510Y411Y312Y213Y114Y01574L S 138U5基于单片机的信号源设计 7 表 33 74ls138 真值表功能表 无论从逻辑图还是功能表我们都可以看到 74LS138 的八个输出管脚，任何时刻要么全为高电平 1— 芯片处于不工作状态，要么只有一个为低电平 0，其余 7 个输出管脚全为高电平 1。 如果出现两个输出管脚在同一个时间为 0 的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（ G1＝ 1）时，可写出 Y 0 = C B A = m 0Y 1 = C B A = m 1Y 2 = C B A = m 2Y 3 = C B A = m 3Y 4 = C B A = m 4Y 5 = C B A = m 5Y 6 = C B A = m 6Y 7 = C B A = m 7{ 图 34 74LS 逻辑表达式 由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译 码器。 71LS138 有三个附加的控制端。 当输出输出为高电平（ G1＝ 1）时，译码器处于工作状态。 否则，译码器被禁止，所有的输出端被封锁在高电平，如表 22所示。 这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 输入 输出 G1 /G2A+/G2B C B A /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 基于单片机的信号源设计 8 74LS48 对数码管实现段选 74LS48 芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。 引脚功能： 灭灯输入 /灭零输出（ BI/RBO）：作为输入端使用时，成为灭灯输入控制端。 只要加入灭灯控制信号 BI=0，无论A、 B、 C、 D 的状态是什么，定可将被驱动数码管的各段同时熄灭。 作为输出端使用时，成为灭零输出端。 只有当输入A=B=C=D=0，而且有灭零输入信号（ RBI=0）时， RBO′ 才会给出低电平。 图 35 74LS48 的引脚结构 灯测试输入（ LT）：当 LT′ =0时，输出全部为高电平，是被驱动数码管的的七段同时点亮，以检查该数码管能否正常发光。 平时应该置 LT′ 为高电平。 灭零输入端（ RBI）：设置灭零输入信号 RBI 的目的是为了能把不希望显示的零熄灭。 BCD 码输入端（ A、 B、 C、 D）：输入要显示的 BCD码 显示输出端（ a、 b、 c、 d、 e、 f、 g）：输出显示输入端的字形 真值表： 输入 输出 数字 D C B A Ya Yb Y c Yd Ye Yf Yg 字形 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 0 0 1 1 9 表 23 74LS48 的真值表 系统硬件电路设计 D/A 转换部分 D/A0832 直接输出的量为电流，而实际应用中需要的却是模拟电压，这样就需要有将电流转换成电压的电路。 设计中为了实现模拟电压的输出，因此采用如下电路。 1122334455667788D DC CB BA AT itleN um be r R e vi s ionS izeA3D a te : 2020 4 13 S he e t of F ile : F :\整体电路图 \毕业设计原理图 .S C H D O C D r a w n B y :B I /R B O4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474L S 48U6基于单片机的信号源设计 9 1122334455667788D DC CB BA AT i t l eN um be r R e vi s i onS i z eA3D a t e : 2020 4 15 S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ ..\ 毕业设计原理图 .S C H D O CD r a w n B y :CS1W R 12GND3D 134D 125D 116D 107V R E F8R F B9。